自定义AXI IP核如何读取数据，写入没问题

pingfr

教程“第六章 第六章 自定义 IP 核- 呼吸灯 实验”讲了 在vivado下如何创建基于AXI IP核, 可以通过连接Master端，从Master往Slave配置寄存器(写数据), 即把slv_reg寄存器接为输出到要控制的模块中去是没有问题的，比如控制指示灯或者配置DAC等等。

但不知道如何能把slave模块中的值返回到master端中来？

我是想在这个自定义的AXI IP核里读取ADC的状态，但IP核编译后vivado 报错：[Synth 8-685] variable 'slv_reg4' should not be used in output port connection ["f:/0_ZYNQ_SDK/2_psr_plw_bram/ip_repo/pl_bram_adc_1.0/hdl/pl_bram_adc_v1_0_S00_AXI.v":763]

意思就是AXI的reg不能连到verilog模块的输出端口，这个怎么办？

QinQZ

在这个模块中加一个输入端口，就是你要传输的数据。删除这里的slv_reg0，把输入端口的数据放在这里即可。当然替换其它slv_reg也行

pingfr

QinQZ 发表于 2022-2-10 14:58
在这个模块中加一个输入端口，就是你要传输的数据。删除这里的slv_reg0，把输入端口的数据放在这里即可。 ...

谢谢，我试验一下

pingfr

QinQZ 发表于 2022-2-10 14:58
在这个模块中加一个输入端口，就是你要传输的数据。删除这里的slv_reg0，把输入端口的数据放在这里即可。 ...

试验了没有问题，自定义一个wire类型的变量，按照上图修改AXI代码替代slv_reg0就行，这个自定义的变量是允许用户自己赋值的

cmt

楼主，你有没有输出AD的值到ps啊，这个输出的值怎么处理，需要连接到端口吗

QinQZ

这是报你Verilog语法连线错误，你可以看看自定义IP核这一节的视频，有讲到PS怎么读取