OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3927|回复: 2

GPIO在Open Drain Pull-up模式下,不能输出高电平3.3V吗?

[复制链接]

1

主题

2

帖子

0

精华

新手入门

积分
6
金钱
6
注册时间
2021-12-3
在线时间
0 小时
发表于 2021-12-3 17:28:14 | 显示全部楼层 |阅读模式
1金钱
请教:对于STM32F103VCT,GPIO设置为Open Drain 带上拉电阻Pull-up,我的理解是GPIO经内部上拉电阻接到了VDD,GPIO可以输出高电平VDD的。但是,我用万用表测试引脚电平,高电平只输出1.4V左右,低电平输出0v。在PUSH-PULL模式下,万用表可以检测到引脚输出3.3V的高电平。GPIO在Open Drain模式下,无论是否有上拉,GPIO都不能输出VDD=3.3V,原因是什么?我对Pull-up的理解是否正确?
恳请明白人给予解答,十分感谢!

最佳答案

查看完整内容[请看2#楼]

开漏输出IO输出0接GND,IO输出1,悬空,需要外接上拉电阻,才能实现输出高电平。当输出为1时,IO口的状态由上拉电阻拉高电平
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

2

主题

369

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
4241
金钱
4241
注册时间
2020-7-24
在线时间
714 小时
发表于 2021-12-3 17:28:15 | 显示全部楼层
开漏输出IO输出0接GND,IO输出1,悬空,需要外接上拉电阻,才能实现输出高电平。当输出为1时,IO口的状态由上拉电阻拉高电平
回复

使用道具 举报

1

主题

2

帖子

0

精华

新手入门

积分
6
金钱
6
注册时间
2021-12-3
在线时间
0 小时
 楼主| 发表于 2021-12-7 07:46:34 | 显示全部楼层
GJJ1999 发表于 2021-12-3 17:28
开漏输出IO输出0接GND,IO输出1,悬空,需要外接上拉电阻,才能实现输出高电平。当输出为1时,IO口的状态由 ...

谢谢你的答复。在STM32CubeMX中,GPIO设置为开漏输出模式,还有一个选择是否上拉的选项。我不明白是否上拉选项的意思。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-15 05:01

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表