[超越者FPGA]PLL实验输出时钟电压不正常

atomc · 发表于 2021-8-12 10:49:27

超越者开发板做ip核PLL实验，bankio电压为3.3V，但是示波器测量出来的时钟峰峰值是5点几V，请问这是怎么回事呢，我是直接用的正点原子的工程，测出来的时钟频率都是对的。

A571157242 · 发表于 2021-8-12 11:03:40

帮顶

QinQZ · 发表于 2021-8-12 11:16:15

你量下板子的3.3V正常不

atomc · 发表于 2021-8-12 11:18:13

QinQZ 发表于 2021-8-12 11:16
你量下板子的3.3V正常不

正常的，3.38V

QinQZ · 发表于 2021-8-12 14:10:27

这个不应该，你直接代码里驱动这几个IO，高点变化，看看峰峰值

帐号		自动登录	找回密码
密码			立即注册

[其他] [超越者FPGA]PLL实验输出时钟电压不正常