FPGA电机测速问题，求助！！

DeBugMCU

我要用FPGA实现电机驱动并且测速，测速选择的是光耦模块，有遮挡的时候为高电平，无遮挡时为低电平。也就是说，通过检测固定时间内测速传感器的上升沿个数来检测当前电机的速度。
我的想法是给电机绑一个长条，测量一秒钟内上升沿的个数，并且将数值发送到串口，这样就可以知道电机转速为 x转/秒。
目前计数功能，串口发送什么的都已经实现了。
但是，当我将遮挡物拿开的时候，计数并不清零，而是持续显示最新的一次测量数值，再次测量的时候还是接着上次的数值继续增加。试了一些方法，还是没有实现，不知道问题出在哪里，请大神指导一下。

目前的代码如下：

顶层模块：

1. module motor(
   
2.         input                                 sys_clk,                //时钟输入，50MHz
   
3.         input                                 sys_rst_n,        //系统复位信号，下降沿有效
   
4.         input                                        speed_val,                //速度信号输入       
   
5.         output                                 uart_tx
   
6. );
   
7. 
   
8. parameter        time_ones        =        50_000_000;
   
9. 
   
10. reg                                 speed_reg1;
    
11. reg                                 speed_reg2;
    
12. reg                                 speed_rise;
    
13. reg                [7: 0] speed_count;
    
14. reg                [7: 0] speed_Average;
    
15. reg                [25: 0] time_cnt;
    
16. 
    
17. always@(posedge sys_clk,negedge        sys_rst_n)
    
18. begin
    
19.         if(!sys_rst_n)
    
20.         begin
    
21.         speed_reg1 <= 1'b0;
    
22.         speed_reg2 <= 1'b0;       
    
23.         end
    
24.         else begin
    
25.         speed_reg1 <= speed_val;
    
26.         speed_reg2 <= speed_reg1;
    
27.         end
    
28. end
    
29. 
    
30. always@(posedge sys_clk,negedge        sys_rst_n)
    
31. begin
    
32.         if(!sys_rst_n)
    
33.                 speed_rise        <=        1'b0;
    
34.         else if(!speed_reg2 && speed_reg1)
    
35.                 speed_rise        <=        1'b1;
    
36.         else
    
37.                 speed_rise        <=        1'b0;
    
38. end
    
39. 
    
40. always@(posedge sys_clk or negedge sys_rst_n)
    
41. begin
    
42.          if(!sys_rst_n)
    
43.                  speed_count   <= 'b0;
    
44.          else if(speed_rise)
    
45.                         speed_count <= speed_count + 1;
    
46.          else
    
47.                         speed_count <= speed_count;
    
48. end
    
49. 
    
50. always@(posedge sys_clk or negedge sys_rst_n)
    
51. begin
    
52.          if(!sys_rst_n)
    
53.                  speed_Average <= 'b0;
    
54.          else if(time_cnt == 49999999)
    
55.                 speed_Average <= 0;
    
56.          else
    
57.                 speed_Average <= speed_count;
    
58. end
    
59. 
    
60. always@(posedge sys_clk,negedge        sys_rst_n)
    
61. begin
    
62.         if(!sys_rst_n)
    
63.                 time_cnt        <=        'b0;
    
64.         else if(time_cnt == 49999999)
    
65.                 time_cnt        <=        0;               
    
66.         else
    
67.                 time_cnt        <=        time_cnt        +        1'b1;               
    
68. end
    
69. 
    
70. /*串口显示单元*/
    
71. reg Send_Go;
    
72. reg [7:0]Data;
    
73. 
    
74. uart_byte_tx uart_byte_tx(
    
75.         .sys_clk(sys_clk),
    
76.         .sys_rst_n(sys_rst_n),
    
77.         .Data(Data),
    
78.         .Send_Go(Send_Go),
    
79.         .Baud_set(3'd0),
    
80.         .uart_tx(uart_tx),
    
81.         .Tx_done(Tx_done)
    
82.     );
    
83.          
    
84. reg [25:0]counter;
    
85. 
    
86. always@(posedge sys_clk or negedge sys_rst_n)
    
87.         if(!sys_rst_n)
    
88.           counter <= 0;
    
89.         else if(counter == 49999999)
    
90.           counter <= 0;
    
91.         else
    
92.           counter <= counter + 1;
    
93.   
    
94. always@(posedge sys_clk or negedge sys_rst_n)
    
95.         if(!sys_rst_n)      
    
96.           Send_Go <= 0;
    
97.         else if(counter == 1)
    
98.           Send_Go <= 1;
    
99.         else
    
100.           Send_Go <= 0;
     
101.   
     
102. always@(posedge sys_clk or negedge sys_rst_n)
     
103.         if(!sys_rst_n)        
     
104.           Data <= 0;
     
105.         else if(Tx_done)
     
106.           Data <= speed_Average;
     
107.           
     
108. endmodule

复制代码

串口发送子模块：

1. module uart_byte_tx(
   
2.     sys_clk,
   
3.     sys_rst_n,
   
4.     Data,
   
5.     Send_Go,
   
6.     Baud_set,
   
7.     uart_tx,
   
8.     Tx_done
   
9. );
   
10.     input sys_clk;
    
11.     input sys_rst_n;
    
12.     input [7:0]Data;
    
13.     input Send_Go;
    
14.     input [2:0]Baud_set;
    
15.     output reg uart_tx;
    
16.     output reg Tx_done;
    
17.    
    
18.     //Baud_set = 0   就让波特率 = 9600；
    
19.     //Baud_set = 1   就让波特率 = 19200
    
20.     //Baud_set = 2   就让波特率 = 38400；
    
21.     //Baud_set = 3   就让波特率 = 57600；   
    
22.     //Baud_set = 4   就让波特率 = 115200；
    
23. 
    
24.     reg [17:0]bps_DR;
    
25.     always@(*)
    
26.         case(Baud_set)
    
27.             0:bps_DR = 1000000000/9600/20;
    
28.             1:bps_DR = 1000000000/19200/20;
    
29.             2:bps_DR = 1000000000/38400/20;
    
30.             3:bps_DR = 1000000000/57600/20;
    
31.             4:bps_DR = 1000000000/115200/20;
    
32.             default:bps_DR = 1000000000/9600/20;
    
33.          endcase
    
34. 
    
35.     reg Send_en;
    
36.     always@(posedge sys_clk or negedge sys_rst_n)
    
37.     if(!sys_rst_n)      
    
38.         Send_en <= 0;
    
39.     else if(Send_Go)
    
40.         Send_en <= 1;
    
41.     else if(Tx_done)
    
42.         Send_en <= 0;
    
43.         
    
44.     reg [7:0]r_Data;
    
45.     always@(posedge sys_clk)
    
46.     if(Send_Go)
    
47.         r_Data <= Data;
    
48.     else
    
49.         r_Data <= r_Data;     
    
50. 
    
51.     wire bps_clk;
    
52.     assign bps_clk = (div_cnt == 1);
    
53.    
    
54.     reg [17:0]div_cnt;
    
55.     always@(posedge sys_clk or negedge sys_rst_n)
    
56.     if(!sys_rst_n)
    
57.         div_cnt <= 0;
    
58.     else if(Send_en)begin
    
59.         if(div_cnt == bps_DR - 1)
    
60.             div_cnt <= 0;
    
61.         else
    
62.             div_cnt <= div_cnt + 1'b1;
    
63.     end
    
64.     else
    
65.         div_cnt <= 0;
    
66. 
    
67.     reg [3:0]bps_cnt;
    
68.     always@(posedge sys_clk or negedge sys_rst_n)
    
69.     if(!sys_rst_n)
    
70.         bps_cnt <= 0;
    
71.     else if(Send_en)begin
    
72.         if(bps_clk)begin
    
73.             if(bps_cnt == 11)
    
74.                 bps_cnt <= 0;
    
75.             else
    
76.                 bps_cnt <= bps_cnt + 1'b1;
    
77.         end
    
78.     end
    
79.     else
    
80.         bps_cnt <= 0;
    
81.    
    
82.     always@(posedge sys_clk or negedge sys_rst_n)
    
83.     if(!sys_rst_n) begin
    
84.         uart_tx <= 1'b1;
    
85.     end
    
86.     else begin
    
87.         case(bps_cnt)
    
88.             1:uart_tx <= 0;
    
89.             2:uart_tx <= r_Data[0];
    
90.             3:uart_tx <= r_Data[1];
    
91.             4:uart_tx <= r_Data[2];
    
92.             5:uart_tx <= r_Data[3];
    
93.             6:uart_tx <= r_Data[4];
    
94.             7:uart_tx <= r_Data[5];
    
95.             8:uart_tx <= r_Data[6];
    
96.             9:uart_tx <= r_Data[7];
    
97.             10:uart_tx <= 1;
    
98.             11:begin uart_tx <= 1;end
    
99.             default:uart_tx <= 1;
    
100.         endcase
     
101.      end
     
102.      
     
103.     always@(posedge sys_clk or negedge sys_rst_n)
     
104.     if(!sys_rst_n)
     
105.         Tx_done <= 0;
     
106.     else if((bps_clk == 1)  && (bps_cnt == 10))
     
107.         Tx_done <= 1;
     
108.     else
     
109.         Tx_done <= 0;
     
110. 
     
111. endmodule
     

复制代码

效果如下：

测试效果

0B之后我已经将遮挡物拿开，但是他还是继续保持0B，并没有清零。
测速模块用的这种的：

tangkuan660

你的speed_count一直没有清0，当然一直累加了。应该在每1秒到时，清0.
代码应该改成这样：
always@(posedge sys_clk or negedge sys_rst_n)
begin
         if(!sys_rst_n)
                 speed_count   <= 'b0;
         else if(time_cnt == 49999999)
                speed_count <= 0;
         else if(speed_rise)
                speed_count <= speed_count + 1;
         else
                speed_count <= speed_count;
end

always@(posedge sys_clk or negedge sys_rst_n)
begin
         if(!sys_rst_n)
                 speed_Average <= 'b0;
         else if(time_cnt == 49999999)
                speed_Average <= speed_count ;
         else
                speed_Average <= speed_Average ;
end

peng1554

帮顶~~

QinQZ

计数功能是你代码里计数的吧，拿掉遮挡物，计数怎么会清零呢

DeBugMCU

tangkuan660 发表于 2021-5-18 18:35
你的speed_count一直没有清0，当然一直累加了。应该在每1秒到时，清0.
代码应该改成这样：
always@(posed ...

谢谢！我去试试看