FPGA开拓者无法原样输出外部输入的方波信号

峰回路转99A

写一个测试程序，把外部输入的方波信号原样输出。设定方波信号输入引脚为F3，信号输出引脚为F2，逻辑仿真没有问题，但输出不对，请大佬帮忙看看！

源程序如下：
module divide(
    input sys_clk,                        //系统时钟50M
    input clk,                         //输入信号，其中clk连接到FPGA的引脚
    input rst_n,                  

    output clkout                       //输出信号
);

reg clk_d1;
always @ (posedge sys_clk or negedge rst_n )
begin
    if(!rst_n)
    begin
        clk_d1 <= 0;
        //clk_d2 <= 0;
    end
    else
    begin
        clk_d1 <= clk;         
        //clk_d2 <= clk_d1;        
    end  
end

assign clkout = clk_d1;

endmodule

引脚配置：


仿真如下：


示波器测得波形如下：

A571157242

帮顶   

Hhhcwx

确定IO标准没错的话，那么可能就是系统时钟的采样沿和外界时钟不一致了，实际上可能出现延迟的，导致采样沿没有变化，你看看系统时钟多少频率，外界方波多少频率，f_sys至少得是f_clk的2倍以上，建议5~10倍，ps.我看代码没有问题