OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6940|回复: 0

[XILINX] HLS生成AXI-stream接口的IP核

[复制链接]

20

主题

30

帖子

0

精华

初级会员

Rank: 2

积分
179
金钱
179
注册时间
2019-1-3
在线时间
42 小时
发表于 2021-3-10 10:42:27 | 显示全部楼层 |阅读模式
我参考的例程是https://blog.csdn.net/sements/article/details/95658792
用以下代码生成IP核,目的是从A端口输入数据,从B端口输出数据,A端口和B端口都设置成AXI-stream接口,工作方式和用FIFO的DMA回环测试类似。
#include "ap_axi_sdata.h"
void exchangeMac(ap_axis<32,1,1,1> A[50], ap_axis<32,1,1,1> B[50])
{
#pragma HLS INTERFACE s_axilite port=return
  int i;

  add_loop:
  for(i = 0; i < 50; i++){
    B.data = A.data.to_int() + 5;
    B.keep = A.keep;
    B.strb = A.strb;
    B.user = A.user;
    B.last = A.last;
    B.id = A.id;
    B.dest = A.dest;
  }
}

但是我发现SDK程序运行的时候,会一直在
  while ((XAxiDma_Busy(&AxiDma,XAXIDMA_DEVICE_TO_DMA)) ||                        (XAxiDma_Busy(&AxiDma,XAXIDMA_DMA_TO_DEVICE))) {
                                /* Wait */ }
波形显示没有数据传输,请问这是啥问题?
QQ图片20210310103828.png
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-24 01:16

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表