代码出现时序违规，怎么解决？

jshzp

工程中使用了乘除法计算，
cnt<=cnt*1015/12300;


编译时，提示setup slack时序违规，如下：
Info (332146): Worst-case setup slack is -51.577
    Info (332119):     Slack       End Point TNS Clock
    Info (332119): ========= =================== =====================
    Info (332119):   -51.577            -375.434 FPGA_CLK

我的晶振是50MHz的，时钟时序约束是
create_clock -name "FPGA_CLK" -period 20.000ns [get_ports {FPGA_CLK}] -waveform {0.000 10.000}


请问应该怎样解决这个问题？谢谢指教！

denike

聚东风 发表于 2021-3-1 11:19
你那小于号是要干吗?
如果是判断的话,这个不是恒不成立吗?

那个是非阻塞赋值！

QinQZ

可以把乘和除分成两个时钟周期，分别计算下试试

聚东风

你那小于号是要干吗?
如果是判断的话,这个不是恒不成立吗?

聚东风

denike 发表于 2021-3-1 16:21
那个是非阻塞赋值！

呃,受教,原来又跑错了,哈哈,应该多学点了

jshzp

QinQZ 发表于 2021-3-1 09:17
可以把乘和除分成两个时钟周期，分别计算下试试

分成两个时钟周期可以减少违规时序的数值。除了这个还有没别的方法？例如有些运算不好拆分开来