中断优先级分组和中断优先级问题

窄门

NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2);// 设置优先级分组2
NVIC_InitStructure.NVIC_IRQChannel=USART1_IRQn;
NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority=5;
NVIC_InitStructure.NVIC_IRQChannelSubPriority=5;
NVIC_InitStructure.NVIC_IRQChannelCmd=ENABLE;
NVIC_Init(&NVIC_InitStructure);


读了别人的代码 为什么设置了优先级分组2 还可以配置NVIC_IRQChannelPreemptionPriority 和.NVIC_IRQChannelSubPriority 为5 啊 按照优先级分组2 不是最多3么

正点原子

说明配置不正确

qwewdp

蹲个原子哥解答

cjsyrzy

0x05会被去头，变成 (0x05&0x03) = 0x01，有效位是低2位。
比如：分组2时，主优先级低2位有效，副优先级低2位有效；
比如：分组1时，主优先级低1位有效，副优先级低3位有效；

顺便提醒，cortex-m3原本优先级配置有8位，stm32阉割成4位了。
参考文档 PM0056 125页 135页

cjsyrzy

0x05会变成（0x05&0x03）= 0x01；低2位有效
比如：分组1，主优先级低1位有效，副优先级低3位有效
比如：分组2，主优先级低2位有效，副优先级低2位有效
这个看一下库函数具体实现就明白了

参考文档 PM0056 125页 135页
顺便提醒 原本corte-m3内核优先级控制有8位，stm32阉割成4位了

cjsyrzy

5会变成（5&3）= 1；低2位有效
比如：分组1，主优先级低1位有效，副优先级低3位有效
比如：分组2，主优先级低2位有效，副优先级低2位有效
这个看一下库函数具体实现就明白了

参考文档 《PM0056》 125页 135页
顺便提醒 原本cortex-m3内核优先级控制有8位，stm32阉割成4位了

cjsyrzy

5会变成（5&3）= 1；低2位有效
比如：分组1，主优先级低1位有效，副优先级低3位有效
比如：分组2，主优先级低2位有效，副优先级低2位有效
这个看一下库函数具体实现就明白了

参考文档 《PM 0056》 125页 135页
顺便提醒 原本cortex-m 3内核优先级控制有8位，st m 32阉割成4位了

cjsyrzy

5会变成（5&3）= 1；低2位有效
比如：分组1，主优先级低1位有效，副优先级低3位有效
比如：分组2，主优先级低2位有效，副优先级低2位有效
这个看一下库函数具体实现就明白了

参考文档 《PM 0056》 125页 135页
顺便提醒 原本cortex-m 3内核优先级控制有8位，st m 32阉割成4位了

cjsyrzy

为什么无法回复

cjsyrzy

5会变成（5&3）= 1；低2位有效
比如：分组1，主优先级低1位有效，副优先级低3位有效
比如：分组2，主优先级低2位有效，副优先级低2位有效
这个看一下库函数具体实现就明白了

参考文档 《PM 0056》 125页 135页
顺便提醒 原本cortex-m 3内核优先级控制有8位，st m 32阉割成4位了

cjsyrzy

5会变成（5&3）= 1；低2位有效
比如：分组1，主优先级低1位有效，副优先级低3位有效
比如：分组2，主优先级低2位有效，副优先级低2位有效
这个看一下库函数具体实现就明白了

参考文档 《PM 0056》 125页 135页
顺便提醒 原本cortex-m 3内核优先级控制有8位，st m 32阉割成4位了

cjsyrzy

5会变成（5&3）= 1；低2位有效
比如：分组1，主优先级低1位有效，副优先级低3位有效
比如：分组2，主优先级低2位有效，副优先级低2位有效
这个看一下库函数具体实现就明白了

参考文档 《PM 0056》 125页 135页
顺便提醒 原本cortex-m 3内核优先级控制有8位，st m 32阉割成4位了

cjsyrzy

5会变成（5&3）= 1；低2位有效 比如：分组1，主优先级低1位有效，副优先级低3位有效 比如：分组2，主优先级低2位有效，副优先级低2位有效 这个看一下库函数具体实现就明白了  参考文档 《PM 0056》 125页 135页 顺便提醒 原本cortex-m 3内核优先级控制有8位，st m 32阉割成4位了