OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 8513|回复: 2

[ALTERA] FIFO写入数据了,但读一向一直为空,为什么呢

[复制链接]

23

主题

72

帖子

0

精华

高级会员

Rank: 4

积分
735
金钱
735
注册时间
2015-7-9
在线时间
135 小时
发表于 2021-1-23 07:42:50 | 显示全部楼层 |阅读模式
20金钱
fifoa        fifoa_inst (
        .aclr ( aclr_sig ),
        .data ( data_sig ),
        .rdclk ( rdclk_sig ),
        .rdreq ( rdreq_sig ),
        .wrclk ( wrclk_sig ),
        .wrreq ( wrreq_sig ),
        .q ( q_sig ),
        .rdempty ( rdempty_sig ),
        .rdusedw ( rdusedw_sig ),
        .wrempty ( wrempty_sig ),
        .wrusedw ( wrusedw_sig )
        );
输出的wrusedw长度是写入的长度了,但是rdusedw的值一直为0,怎么回事。。。。读rdusedw的时候需要给读时钟才更新?还是有数据就会变化呢???


最佳答案

查看完整内容[请看2#楼]

已经解决了,原来要一直给时钟才行,时序逻辑没组合逻辑那么直接,哈哈。。。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

23

主题

72

帖子

0

精华

高级会员

Rank: 4

积分
735
金钱
735
注册时间
2015-7-9
在线时间
135 小时
 楼主| 发表于 2021-1-23 07:42:51 | 显示全部楼层
QinQZ 发表于 2021-1-24 09:03
你没给读时钟吗

已经解决了,原来要一直给时钟才行,时序逻辑没组合逻辑那么直接,哈哈。。。
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2021-1-24 09:03:52 | 显示全部楼层
你没给读时钟吗
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 18:28

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表