fpga实现相位延迟（用Verilog语言）

gloryyy · 发表于 2020-12-23 15:40:13

如果输入一个频率信号，使该信号偏移一定相位，每偏移一定相位输出一个信号，要产生多个信号，怎么实现？求大佬回复

QinQZ · 发表于 2020-12-23 15:40:14

你直接在时钟频率下，对输入的信号进行延时打拍，也相当于偏移相位了。
如果想控制相位的多少，可以用计数器做延时，来产生不同的相位偏移

QinQZ · 发表于 2020-12-23 19:34:20

gloryyy · 发表于 2020-12-23 19:48:44

QinQZ 发表于 2020-12-23 19:25
你直接在时钟频率下，对输入的信号进行延时打拍，也相当于偏移相位了。
如果想控制相位的多少，可以用计数 ...

这两种方法延时的时间都是系统时钟周期的倍数吧

QinQZ · 发表于 2020-12-24 09:08:14

gloryyy 发表于 2020-12-23 19:48
这两种方法延时的时间都是系统时钟周期的倍数吧

是的，你也可以对系统时钟先进行倍频，这样会更精确些

migsoft · 发表于 2020-12-24 09:28:30

锁相环可以指定相位偏移

gloryyy · 发表于 2020-12-24 13:19:32

migsoft 发表于 2020-12-24 09:28
锁相环可以指定相位偏移

我看锁相环好像一个输入只能输出四个信号，如果要输出很多信号（几百个）呢，每个信号之间都相差一样的比较小的相位偏移

932904676xy · 发表于 2020-12-25 16:08:07

看你的相位偏移是多少时间，如果时间精度比较低的话可以用一个高频时钟做打拍就可以搞定的

migsoft · 发表于 2020-12-26 22:15:38

gloryyy 发表于 2020-12-24 13:19
我看锁相环好像一个输入只能输出四个信号，如果要输出很多信号（几百个）呢，每个信号之间都相差一样的比 ...

最好能把需求说清楚些

vora · 发表于 2021-1-15 11:33:38

用锁相环

杰兰特 · 发表于 2021-1-29 20:27:06

锁相环似乎只能输出7路？

杰兰特 · 发表于 2021-2-9 14:00:34

您好，我也在搞你帖子的这个东西，咱们可以加个QQ，交流一下吗？ 318555185

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] fpga实现相位延迟（用Verilog语言）