7384| 3
|
[ALTERA] RTL电路和VerilogHDL代码中的值不一致,好像逆序了。 |
1金钱
| ||
| |
| ||
发表于 2020-11-23 15:10:20
|
显示全部楼层
| ||
|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )
GMT+8, 2024-10-3 16:32
Powered by OpenEdv-开源电子网
© 2001-2030 OpenEdv-开源电子网