CYCLONE 4 FPGA I/O口怎么配置为开漏输出

13099086140 · 发表于 2020-10-25 21:26:57

RT:CYCLONE 4 FPGA I/O口怎么配置为开漏输出

QinQZ · 发表于 2020-10-26 13:42:58

不能设置

13099086140 · 发表于 2020-10-26 19:20:38

out=>1'bZ 这样是不是可以啊

QinQZ · 发表于 2020-10-26 20:05:00

13099086140 发表于 2020-10-26 19:20
out=>1'bZ 这样是不是可以啊

你是想让当前IO由外部电路驱动吗？输出z就是释放当前信号线，该引脚的电平由外部电路决定

13099086140 · 发表于 2020-10-29 16:12:08

是的，外部驱动电压是5V

denike · 发表于 2020-11-17 15:05:22

13099086140 发表于 2020-10-29 16:12
是的，外部驱动电压是5V

加电平转换芯片吧

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] CYCLONE 4 FPGA I/O口怎么配置为开漏输出