OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4436|回复: 2

[XILINX] BRAM时序的建立时间与保持时间问题

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
7
金钱
7
注册时间
2020-10-9
在线时间
1 小时
发表于 2020-10-10 21:02:52 | 显示全部楼层 |阅读模式
如下是正点原子哥的ip_ram的读写b-ram的例程代码与xilinx的读写b-ram的时序要求,看起来代码没有满足b-ram的建立时间与保持时间要求(比如地址与数据相对于时钟线有建立时间与保持时间要求),不知道我的理解正不正确,请各位指点下

读写b-ram_1

读写b-ram_1
2020-10-10_205839.png
2020-10-10_210024.png
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

1

主题

1

帖子

0

精华

新手入门

积分
7
金钱
7
注册时间
2020-10-9
在线时间
1 小时
 楼主| 发表于 2020-10-11 21:03:53 | 显示全部楼层
有人知道吗,别沉下去啊
回复 支持 反对

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2020-10-12 13:50:44 | 显示全部楼层
对于同步电路来说,几乎不用考虑建立时间和保持时间的问题。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 13:27

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表