OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3351|回复: 4

阿波罗STM32H7的双核,请原子哥帮下

[复制链接]

3

主题

10

帖子

0

精华

新手上路

积分
44
金钱
44
注册时间
2020-8-10
在线时间
7 小时
发表于 2020-9-7 14:58:50 | 显示全部楼层 |阅读模式
在学习H7的双核过程中,有好些问题,在这里提下。双核的启动方式是可以同时启动的,M7从0x0800 0000,M4从0x0810 0000,就是找不到方式如何用 Link 来调试,如果用二个工程应该是不对的,后来看到了一种叫IPC的机制(不太懂),用于不同内核时间的通信和数据交换,pxStreamBufferCreateBlocking();uxStreamBufferSend();uxStreamBufferReceive();这三个IPC模块定义的APIs。
原子哥,有没有MDK的工程程例,请帮帮忙。

H7内核

H7内核
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

10

帖子

0

精华

新手上路

积分
44
金钱
44
注册时间
2020-8-10
在线时间
7 小时
 楼主| 发表于 2020-9-8 17:07:44 | 显示全部楼层
双调试主要功能
多核处理器由异构内核(表示不同内核)或同质型
芯(相同内核)。
STM32H7x5/x7 双核微控制器采用异构核心架构。它由
臂® Cortex ®-M7 核心和臂® ®-M4 核心。
两个内核单独启动或一起启动。这是可配置使用专用选项字节 BCM7 和
BCM4.
2.1 访问端口
STM32H7x5/x7 微控制器包含连接到调试端口 (DP) 的四个访问端口 (AP):
1. AP0: Cortex®-M7 访问端口 (AHB-AP) 允许访问集成在
Cortex®-M7 处理器内核,通过连接到处理器的 AHBD 端口的 AHB-Lite 总线。
2. AP1:D3 访问端口 (AHB-AP),允许访问 D3 域中的总线矩阵。D3 域
当 D1 和 D2 域关闭时,内存和外围设备可见。没有手臂®酷™
可通过此端口访问组件。
3. AP2:系统访问端口 (APB-AP) 允许访问 APB 调试上的调试和跟踪功能
系统总线,包括所有不是任何处理器内核一部分的组件。
4. AP3: Cortex®-M4 访问端口 (AHB-AP) 允许访问集成在
Cortex®-M4 处理器内核,通过其内部 AHB 总线。
2.2 交叉触发接口 (CTI) 和交叉触发矩阵 (CTM)
交叉触发接口 (CTI) 和交叉触发矩阵 (CTM) 一起形成臂®嵌入交叉触发器
特征。有三个 CTI 组件,一个在系统级别,一个专用于 Cortex ®-M7,一个
专用于 Cortex ®-M4。如图 1 所示,三个 CPI 通过 CTM 相互连接。
调试器可通过系统访问®和 Cortex-M4 CPI 访问系统级别和 Cortex- M4 CPI。
关联的 APB-D。
Cortex®-M7 CTI 物理集成在 Cortex®-M7 内核中,可通过 Cortex ®-M7 访问访问
端口和关联的 AHBD。
AN5286
双调试主要功能
AN5286
回复 支持 反对

使用道具 举报

3

主题

10

帖子

0

精华

新手上路

积分
44
金钱
44
注册时间
2020-8-10
在线时间
7 小时
 楼主| 发表于 2020-9-8 17:09:50 | 显示全部楼层
CPI 允许来自各种源的事件触发调试并跟踪任何活动。例如,断点
在其中一个处理器内核中到达会停止另一个处理器,或在外部触发器上检测到的过渡
输入启动代码跟踪。
每个 CTI 最多具有 8 个触发输入和 8 个触发输出。任何输入都可以连接到任何输出,在同一
CTI,或通过 CTM 在另一个 CTI 上。
有关每个 CTI 的交叉触发输入和输出信号的信息,请参阅参考手册
STM32H745/755 和 STM32H747/757 高级臂®基于 32 位 MCUs (RM0399)。
回复 支持 反对

使用道具 举报

3

主题

10

帖子

0

精华

新手上路

积分
44
金钱
44
注册时间
2020-8-10
在线时间
7 小时
 楼主| 发表于 2020-9-8 17:11:24 | 显示全部楼层
D1 域(以深灰色突出显示):包含具有相关调试和®的 Cortex®-M7 内核
组件。它还包含位于 APB-D 上的系统跟踪组件,这些组件对于
处理器。因此,每当 Cortex-M7 调试访问®时,此电源域都需要处于活动状态。
需要,或在任一处理器上激活跟踪功能时。
• D2 域(以中灰色突出显示)仅包含专用于
皮质®-M4删除此电源域不会影响 Cortex ®-M7 调试和跟踪。
• 当调试器连接到它时,D3 域(以浅灰色突出显示)必须处于活动状态,因为它包含
串行线 JTAG 调试端口 (SWJDP)。这可确保调试器不会失去与
当一个或两个其他电源域关闭时,芯片 (SoC) 上的系统。此外,它还包含
时间戳发生器、DBG_MCU和串行导线跟踪功能,使 Cortex ®-M7 内核
关闭,同时仍然允许在 Cortex 上的基本®-M4。
回复 支持 反对

使用道具 举报

3

主题

10

帖子

0

精华

新手上路

积分
44
金钱
44
注册时间
2020-8-10
在线时间
7 小时
 楼主| 发表于 2020-9-8 17:16:13 | 显示全部楼层
双核调试允许使用单个硬件调试探测同时调试两个内核。的
两个内核的调试信息都显示在单个 IDE GUI 中,或者每个内核都有一个 IDE GUI 实例
核心。图 3 显示了单独的 IDE GUI 实例的表示形式。
图3.双调试器
硬件调试探针
调试访问端口
Cortex®-M7 Cortex®-M4
AP0 AP3
为了确保双重调试,调试器必须提供:
• 访问端口选择功能
• 使用相同的调试探头同时实现多个核心连接功能
• 所有内核的可见性
• 支持交叉触发臂®组件
• 在同一调试会话期间在访问端口之间切换以可视化内存和
外围环境法规。
受支持的双核管理功能因调试器而异。
在 STM32H7x5/x7 微控制器中,闪存分为两组:
• CM7 使用从 0x0800 0000 到 0x080F 的 Bank1
• CM4 使用从 0x0810 0000 到 0x081F 的 Bank2。F:\002_工作资料区\001_MCU\001_STM32\STM32H7-F7\双核调试.jpg
双核调试.jpg
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-18 07:12

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表