SDRAM读写测试程序移植注意事项

playboy840325

先声明本人是FPGA初学者~买了开拓者开发板，自学FPGA~
我把原子哥的SDRAM test程序（SDRAM是4*4M*16bit）移植到自己的开发板上，我自己的板子SDRAM是4*1M*16bit，这个过程中遇到以下几个问题，分享个大家：
1.wire [23:0] sys_addr; 改        wire [21:0] sys_addr;              //// 读写SDRAM时地址暂存器，(bit21-20)L-Bank地址bit19-8)为行地址，(bit7-0)为列地址         ；列地址和行地址都少1位；
2    input      [21:0] sys_wraddr,                //写SDRAM时地址
      input      [21:0] sys_rdaddr,                //读SDRAM时地址.
3，SDRAM 操作指令控制 要改成相应的位宽。
4，SDRAM自刷新计数器   自刷新请求要改，由 8192改为4096；
5，原子哥的SDRAM test程序是整页突发长度512，要给为256,即改为wr_len                            (10'd256),       

目前程序已经OK，请大家参靠~

忙碌的小姚

我就比较惨了，自己比着原子哥的原理图画版，sdram有好几根线连在了时钟口，我看教程里，时钟io口连的是按键，我为可以通用io口，样板做好了才发现那几个口只能当输入口，不能做输出！我都惊呆了

QinQZ

厉害，谢谢分享

QinQZ

忙碌的小姚 发表于 2020-9-4 00:51
我就比较惨了，自己比着原子哥的原理图画版，sdram有好几根线连在了时钟口，我看教程里，时钟io口连的是按 ...

对呀，抄板也有注意事项的

jwctf241

你好，我也在向XILINX移植过程中遇到了一些问题，请问能不能帮我指导一下，可以有偿

playboy840325

jwctf241 发表于 2020-10-13 22:56
你好，我也在向XILINX移植过程中遇到了一些问题，请问能不能帮我指导一下，可以有偿

我移植在alterla的，赛灵思平台的没有接触过啊