正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › 正点原子FPGA开拓板pll ip核能否产生48k的稳定时钟？

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 7087|回复: 1

[ALTERA] 正点原子FPGA开拓板pll ip核能否产生48k的稳定时钟？

21 主题	104 帖子	0 精华

Rank: 3 Rank: 3

积分: 494
金钱: 494
注册时间: 2019-1-18
在线时间: 101 小时

发消息

发表于 2020-8-14 17:32:05 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

1金钱

如题，正点原子FPGA开拓板pll ip核能否产生48k的稳定时钟？

最佳答案

查看完整内容[请看2#楼]

锁相环貌似只能生成1Mhz以上的时钟，太低的时钟只能通过代码进行分频了。

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

4 主题	2061 帖子	0 精华

Rank: 8 Rank: 8

积分: 5769
金钱: 5769
注册时间: 2018-10-21
在线时间: 1653 小时

发消息

发表于 2020-8-14 17:32:06 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

锁相环貌似只能生成1Mhz以上的时钟，太低的时钟只能通过代码进行分频了。

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-4-9 09:05

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表