正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › 各位大神门怎么在时钟上下边沿都触发采样信号呀

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 6286|回复: 3

[ALTERA] 各位大神门怎么在时钟上下边沿都触发采样信号呀

6 主题	6 帖子	0 精华

积分: 12
金钱: 12
注册时间: 2020-7-20
在线时间: 9 小时

发消息

发表于 2020-8-8 15:32:33 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

5金钱

就那个always @(posedge clk or negedge rstn)语句怎么写才能实现同时在上升沿和下降沿都采样信号

最佳答案

查看完整内容[请看2#楼]

你可以将时钟倍频

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

2 主题	136 帖子	0 精华

Rank: 4

积分: 661
金钱: 661
注册时间: 2020-4-21
在线时间: 85 小时

发消息

发表于 2020-8-8 15:32:34 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

你可以将时钟倍频

回复

使用道具举报

530 主题	11万帖子	34 精华

Rank: 12

积分: 165309
金钱: 165309
注册时间: 2010-12-1
在线时间: 2108 小时

发消息

发表于 2020-8-9 01:33:53 | 显示全部楼层

帮顶

回复

使用道具举报

爱吃萝卜的柯基

4 主题	18 帖子	0 精华

Rank: 2

积分: 126
金钱: 126
注册时间: 2019-12-13
在线时间: 23 小时

发消息

发表于 2020-8-9 15:49:35 | 显示全部楼层

可以产生一个与clk一样的相位偏移180度的clk_180，然后negedge clk_80 这样试试或者直接posedge clk or negedge clk ？？我觉得第一种方法好一点

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-23 20:01

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表