正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › STM32-F0/F1/F2专区 › 请问iic通讯在等从机ack的时候，为什么sda线上会出现半 ...

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 2811|回复: 1

请问iic通讯在等从机ack的时候，为什么sda线上会出现半高电平

13 主题	156 帖子	0 精华

Rank: 4

积分: 883
金钱: 883
注册时间: 2017-8-7
在线时间: 200 小时

发消息

发表于 2020-8-4 11:35:17 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

1金钱

图中绿色的线是sda信号，等ack的时候先将sda输出低电平，然后设置成输入模式，就看到这样的信号，请问有哪些原因会造成这样的现象

最佳答案

查看完整内容[请看2#楼]

最好设置成开漏的输入输出，否则会出现电平不正确

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

22 主题	2251 帖子	0 精华

Rank: 8 Rank: 8

积分: 4480
金钱: 4480
注册时间: 2013-4-22
在线时间: 337 小时

发消息

发表于 2020-8-4 11:35:18 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

最好设置成开漏的输入输出，否则会出现电平不正确

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-8 04:37

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表