OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6172|回复: 4

[ALTERA] 波形仿真是正确的,但下载到板子却显示不正确的波形

[复制链接]

21

主题

80

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
270
金钱
270
注册时间
2020-6-8
在线时间
69 小时
发表于 2020-7-28 09:24:18 | 显示全部楼层 |阅读模式
9金钱
波形仿真都是正确的,但下载到板子测量却发现波形缺斤少两,或是达不到理想的波形,是不是我缺少了时钟约束,有人遇到过吗,帮忙解解惑

最佳答案

查看完整内容[请看2#楼]

仿真正确只能说明你代码的逻辑没问题,下到板子里面不对,应该是你的时序没做好约束
信仰自由
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

2

主题

132

帖子

0

精华

高级会员

Rank: 4

积分
648
金钱
648
注册时间
2020-4-21
在线时间
83 小时
发表于 2020-7-28 09:24:19 | 显示全部楼层
仿真正确只能说明你代码的逻辑没问题,下到板子里面不对,应该是你的时序没做好约束
回复

使用道具 举报

21

主题

80

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
270
金钱
270
注册时间
2020-6-8
在线时间
69 小时
 楼主| 发表于 2020-7-28 11:53:04 | 显示全部楼层
932904676xy 发表于 2020-7-28 09:31
仿真正确只能说明你代码的逻辑没问题,下到板子里面不对,应该是你的时序没做好约束

大佬,有没有时钟约束的教程
信仰自由
回复

使用道具 举报

2

主题

132

帖子

0

精华

高级会员

Rank: 4

积分
648
金钱
648
注册时间
2020-4-21
在线时间
83 小时
发表于 2020-7-29 09:19:20 | 显示全部楼层
开拓者网盘里有
回复

使用道具 举报

21

主题

80

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
270
金钱
270
注册时间
2020-6-8
在线时间
69 小时
 楼主| 发表于 2020-7-29 11:16:00 | 显示全部楼层

CPLD可以做时序约束吗,MAX II 的
信仰自由
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 11:23

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表