以太网发送数据时，数据是在下降沿切换，写代码时，为什么是上升沿触发

DFCFPGADSP · 发表于 2020-7-7 11:43:23

以太网发送数据时，数据是在下降沿切换，为什么在写代码时，是用的上升沿触发呀？不太明白

QinQZ · 发表于 2020-7-7 16:00:54

嗯，最好是下降沿。发送时钟由PHY芯片提供，对于百兆以太网这种低速设计，用上升沿也影响不大，Verilog程序里一般习惯用上升沿操作。

DFCFPGADSP · 发表于 2020-7-7 11:44:51

我感觉应该是下降沿触发，但是我看原子哥的视频，下板验证也没有问题，有点纠结

DFCFPGADSP · 发表于 2020-7-8 08:08:20

QinQZ 发表于 2020-7-7 16:00
嗯，最好是下降沿。发送时钟由PHY芯片提供，对于百兆以太网这种低速设计，用上升沿也影响不大，Verilog程序 ...

谢谢！

帐号		自动登录	找回密码
密码			立即注册

[其他] 以太网发送数据时，数据是在下降沿切换，写代码时，为什么是上升沿触发