驱动线阵CCD输出图像信号杂乱

XY321 · 发表于 2020-6-21 10:32:55

用FPGA板子驱动线阵CCD（TSL1401）时，采集的图像数据不正确，毛刺多，AD模块应该是没有问题的，会是什么原因导致的呢

正点原子 · 发表于 2020-6-22 02:11:24

帮顶

QinQZ · 发表于 2020-6-22 10:10:31

检查下时钟采样AD数据的时刻正确吗，比如需不需要对时钟取反等等。如果正确的话，要检查硬件哪里是不是有问题

XY321 · 发表于 2020-6-22 19:00:01

QinQZ 发表于 2020-6-22 10:10
检查下时钟采样AD数据的时刻正确吗，比如需不需要对时钟取反等等。如果正确的话，要检查硬件哪里是不是有问 ...

是的呢，我是在ccdclk下降沿的时候采集数据，adclk上升沿对应ccdclk下降沿。摄像头是没有问题的，用DSP驱动采集就没有数据杂乱的问题

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] 驱动线阵CCD输出图像信号杂乱