OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2999|回复: 3

关于stm32f103中clk时钟信号的疑问

[复制链接]

9

主题

14

帖子

0

精华

初级会员

Rank: 2

积分
134
金钱
134
注册时间
2019-7-30
在线时间
66 小时
发表于 2020-5-19 11:23:20 | 显示全部楼层 |阅读模式
10金钱
芯片的SCLK时钟信号是不是只能与stm32的SCLK引脚相连,普通的io口可不可代替与芯片的SCLK脚相连呐?用的stmf103c8t6  里面只有PA5(SPI1_SCK),PB13(SPI2_SCK)两个口   
如果要用到多个芯片的SCLK时钟信号要怎么做?

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

0

主题

78

帖子

0

精华

初级会员

Rank: 2

积分
80
金钱
80
注册时间
2018-12-27
在线时间
0 小时
发表于 2020-5-19 11:23:20 | 显示全部楼层
回复

使用道具 举报

109

主题

5564

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
10571
金钱
10571
注册时间
2017-2-18
在线时间
1914 小时
发表于 2020-5-19 15:07:18 | 显示全部楼层
SCK频率不高的话,试试IO模拟SCK输出芯片想要的信号
回复

使用道具 举报

9

主题

14

帖子

0

精华

初级会员

Rank: 2

积分
134
金钱
134
注册时间
2019-7-30
在线时间
66 小时
 楼主| 发表于 2020-5-20 22:12:44 | 显示全部楼层
peng1554 发表于 2020-5-19 15:07
SCK频率不高的话,试试IO模拟SCK输出芯片想要的信号

模拟时钟信号是不是把对应的脚设为0,然后在程序结束时再设为1的呐?
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-8 02:28

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表