OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 5762|回复: 1

14.2讲主频始终设置的问题

[复制链接]

10

主题

20

帖子

0

精华

初级会员

Rank: 2

积分
115
金钱
115
注册时间
2015-7-1
在线时间
29 小时
发表于 2020-5-14 10:22:26 | 显示全部楼层 |阅读模式
1金钱
void clk_init_792MHZ(void)
{
    if(0 == (((CCM->CCSR) >> 2) & 0x01) )//如果时钟主频是pll1_main_clk那么切换到备用
    {
        //first select osc_clk as step_clk       CCSR:step_Sel
        //seconde select step_Clk as pll1_sw_clk  这两步就把主频时钟切换为了备用的24MHZ的osc、
        CCM->CCSR &= ~(1 << 8);
        CCM->CCSR |=  (1 << 2);
    }
   //主频切换成备用之后那么就开始修改主频 主频设置为792MHZ 然后一分频
    //PLL output frequency = Fref * DIV_SEL/2 =792MHZ =24MHZ*DIV_SEL/2    DIV_SEL=66
    CCM_ANALOG->PLL_ARM &= ~(0X7F);//低7位清0
    CCM_ANALOG->PLL_ARM |= ((66 << 0)&(0x7F));//DIV_SEL=66
    CCM->CACRR =0x00;//1分频
    CCM_ANALOG->PLL_ARM |= (1 << 13); //打开时钟使能
    CCM->CCSR &=  ~(1 << 2);//重新把主频设置为 pll1_main_clk
}

无论怎么改分频和DIV_SEL 时钟频率都没有变化是怎么回事~

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

1

主题

5

帖子

0

精华

新手入门

积分
9
金钱
9
注册时间
2022-7-7
在线时间
1 小时
发表于 2022-7-8 18:04:29 | 显示全部楼层
我和你一样,你解决了吗
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-25 10:48

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表