关于Avalon-MM Pipline Bridge IP core中地址总线宽度设置的问题

flybabby

各位大佬好！最近在学习正点原子Nios II教程的第13章的视频时，遇到一些困惑。视频在设置Avalon-MM Pipline Bridge IP core时，对于Address Width设置为26（如图所示）。而我对此的理解应设置为25。因为开发板使用的SDRAM是2^13(row)*2^9(col)*4(bank)*2(byte)的存储容量。也就是说 25 = 13(行地址宽度) + 9(列地址宽度) + 2(bank地址宽度) + 1(byte的宽度，两个8bit)。而通过Avalon-MM Pipline Bridge IP core访问SDRAM时，可以看做已经将SDRAM分成了2^25个地址，每个地址存放8bit的数据。
希望大佬们可以帮解答下，我的理解是在什么地方出现了问题，谢谢！！

今天查看了SDRAM的数据手册，这是一个容量为256Mbit（4M words × 4 banks × 16 bits）的SDRAM，有13根行地址线，9根列地址线和4个bank，每个存储单元存16bit的数据。
也就是说这个SDRAM一共可以存256Mbit=2^28bit的数据。如果按照一个存储单元存8bit来划分地址的话，那就需要2^25个地址存放这些数据（256MBit=2^25*8bit）。这是另一种理解，但对于Address Width也应设置为25。

QinQZ

flybabby 发表于 2020-5-6 20:24
谢谢您的回复！我与您前半部分的理解是一致的，但对于+1和+2略有不同。
我的理解是SDRAM实际位宽是16位 ...

理论上确实应该设置成25的。之前设置成25的话qsys软件会报错，你可以试试

正点原子

帮顶

QinQZ

SDRAM实际位宽是16位，设置的是8位，在累加时最后一个应该是+2，而不是+1。

testacount

帮顶！！！！！！

flybabby

QinQZ 发表于 2020-5-6 14:01
SDRAM实际位宽是16位，设置的是8位，在累加时最后一个应该是+2，而不是+1。

谢谢您的回复！我与您前半部分的理解是一致的，但对于+1和+2略有不同。
我的理解是SDRAM实际位宽是16位，又因在配置时，Symbol width设置的是8位，所以可以理解成2倍的8bit。而这个2倍应表示为2^1（2的1次方），所以在最后累加的时候应加1。就如同行地址一共有2^13个行地址，所以在最后累加的时候加13.