关于forever的语法错误，这是verilog数字系统设计教程 夏宇闻的第五章最后一题

啥都不会的佩奇

关于forever的语法错误，求解答。这是verilog数字系统设计教程 夏宇闻的第五章最后一题

陈乔恩

啥都不会的佩奇 发表于 2020-5-6 21:19
module five_final_test(
    input clk,
    output reg [7:0] count

QUARTUS是综合工具，它是把代码转成网表的。测试文件是不可综合的，它在MODELSIM中起作用。所以不要把测试文件加到QUARTUS来综合，所以就算语法正确也是不可综合的

正点原子

帮顶

QinQZ

错误信息里提示第10行代码错误，把第10行和第19行代码注释掉试下呢

啥都不会的佩奇

QinQZ 发表于 2020-5-6 09:57
错误信息里提示第10行代码错误，把第10行和第19行代码注释掉试下呢

还是不行，我这按照参考答案的，咋就编译不了了呢？

QinQZ

啥都不会的佩奇 发表于 2020-5-6 16:20
还是不行，我这按照参考答案的，咋就编译不了了呢？

你把代码贴上来，不要贴图片

啥都不会的佩奇

QinQZ 发表于 2020-5-6 16:56
你把代码贴上来，不要贴图片

module five_final_test(
    input clk,
    output reg [7:0] count
);

initial begin
    count = 5;
end

begin:nameblock
    forever
        begin:disablingof
            always @(posedge clk) begin
                    if(count < 67)
                        #10 count = count + 1;
                        disable:disablingof;
            end
        end
end

endmodule

啥都不会的佩奇

QinQZ 发表于 2020-5-6 16:56
你把代码贴上来，不要贴图片

module five_final_test(
    input clk,
    output reg [7:0] count
);

initial begin
    count = 5;
end

//begin:nameblock
    forever
        begin:disablingof
            always @(posedge clk) begin
                    if(count < 67)
                        #10 count = count + 1;
                        disable:disablingof;
            end
        end
//end

endmodule

啥都不会的佩奇

&#128531; 感觉很低级的错误，我不是太懂测试文件是啥 ，是tb文件吗？ 这个为什么是测试文件呢? 大佬别笑小白

QinQZ

啥都不会的佩奇 发表于 2020-5-11 10:28
&#128531; 感觉很低级的错误，我不是太懂测试文件是啥 ，是tb文件吗？ 这个为什么是测试文件呢? 大佬别笑小 ...

是的，testbench

啥都不会的佩奇

QinQZ 发表于 2020-5-11 13:39
是的，testbench

这里怎末看是一个tb文件？ 我咋感觉是一个普通的v文件

QinQZ

啥都不会的佩奇 发表于 2020-5-11 15:32
这里怎末看是一个tb文件？ 我咋感觉是一个普通的v文件

tb文件也是.v文件。你要查一下哪些关键字是可综合的，哪些关键字不可综合，只能用于仿真

啥都不会的佩奇

QinQZ 发表于 2020-5-11 17:16
tb文件也是.v文件。你要查一下哪些关键字是可综合的，哪些关键字不可综合，只能用于仿真

好的 还是基础太差啊 谢谢了