IIC总线sclk下降沿直接变sda数据，sclk上升沿直接读取sda数据？？？

chunyu5888

目前，正点原子IIC驱动采用时钟4分频方式进行驱动，即高电平和低电平在两等分，并在每次时钟二等份状态对IIC进行驱动。不知道能不能直接在时钟下降沿进行数据变换，在上升进行数据读取。就是不进行时钟而分频，不知道这样驱动是否可行。

chunyu5888

对于iiC总线而言，其开始和结束都是时钟线高电平，数据线跳变沿，如果在fpga 中同时对上sda和sclk进行驱动，fpga 势必会识别为开始和结束信号，故不能再边沿地方进行同时操作。