OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4576|回复: 3

关于cubeMX生成代码中SPI时钟线时序的问题

[复制链接]

41

主题

276

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2357
金钱
2357
注册时间
2019-10-29
在线时间
380 小时
发表于 2020-4-27 16:45:07 | 显示全部楼层 |阅读模式
1金钱
我用的是F103RE 用的cubeMX配置的SPI 4分频,频率为16MHZ,但是用逻辑分析仪采集SPI时序时,发现SPI时钟线并不是一个规则的变化,如图:

想请问下各位大佬,有哪些因素会影响SPI的时钟,并且这个时钟线不规则会对数据造成什么影响吗?

snipaste_20200427_120014.png

最佳答案

查看完整内容[请看2#楼]

是不是你的逻辑分析仪有问题哦, SPI 的CLK一般都是固定的, 不可能一会宽, 一会窄
回复

使用道具 举报

527

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165777
金钱
165777
注册时间
2010-12-1
在线时间
2124 小时
发表于 2020-4-27 16:45:08 | 显示全部楼层
是不是你的逻辑分析仪有问题哦, SPI 的CLK一般都是固定的, 不可能一会宽, 一会窄
回复

使用道具 举报

41

主题

276

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2357
金钱
2357
注册时间
2019-10-29
在线时间
380 小时
 楼主| 发表于 2020-4-28 10:25:46 | 显示全部楼层
正点原子 发表于 2020-4-28 01:16
是不是你的逻辑分析仪有问题哦, SPI 的CLK一般都是固定的, 不可能一会宽, 一会窄

我将SPI八分频的时候 他的占空比就是差不多50% 但是很奇怪 这个分频会对他的占空比有什么影响吗 我印象中 CLK的时序都是一个规则的啊
回复

使用道具 举报

41

主题

276

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
2357
金钱
2357
注册时间
2019-10-29
在线时间
380 小时
 楼主| 发表于 2020-4-28 11:07:28 | 显示全部楼层
chenyuan 发表于 2020-4-28 10:25
我将SPI八分频的时候 他的占空比就是差不多50% 但是很奇怪 这个分频会对他的占空比有什么影响吗 我印象中 ...

目前手上只有一个逻辑分析仪 到时我再去测测
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

如发现本坛存在违规或侵权内容, 请点击这里发送邮件举报 (或致电020-38271790)。请提供侵权说明和联系方式。我们将及时审核依法处理,感谢配合。

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2026-4-3 23:32

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表