OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6267|回复: 3

[ALTERA] 关于quartus自带的FIFO ip核

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
13
金钱
13
注册时间
2020-4-8
在线时间
3 小时
发表于 2020-4-8 20:33:34 | 显示全部楼层 |阅读模式
1金钱
我想设置一个FIFO做数据缓存,想让FIFO一直处于写状态,也就是保存一段时间以内的数据,需要使用的时候停止读操作读出,想问一下再之前的数据可以自动溢出吗?
我用自带的ip核做这个操作发现读和写端empty都是高电平,不知道问题在哪?

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165186
金钱
165186
注册时间
2010-12-1
在线时间
2106 小时
发表于 2020-4-9 01:04:55 | 显示全部楼层
回复

使用道具 举报

1

主题

21

帖子

0

精华

新手上路

积分
35
金钱
35
注册时间
2019-5-3
在线时间
7 小时
发表于 2020-5-13 23:42:26 | 显示全部楼层
有返压信号full、empty、write_cnt(写计数)。空的时候写,满的时候就读出来,写计数到最大深度,可以读出来。fifo的最主要作用是跨时钟域的,不要瞎用
回复

使用道具 举报

2

主题

132

帖子

0

精华

高级会员

Rank: 4

积分
648
金钱
648
注册时间
2020-4-21
在线时间
83 小时
发表于 2020-5-14 16:37:03 | 显示全部楼层
empty一直是高电平,是不是你的FIFO一直处于复位状态。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 11:21

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表