不用fifo，如何控制fpga对SDRAM读写

zx630586328

好多例子都是通过fifo来对SDRAM进行读写的，我现在想知道不用的话，如何控制对SDRAM进行读写，最好有相关方面的资料分享下。本人小白，初来乍到，望有大佬相助。

QinQZ

FIFO主要用来缓存数据，方便对SDRAM进行突发读写操作，提高效率。当然也可以使用内部的寄存器来实现，不过没有FIFO方便，而且会消耗比较多的逻辑资源。

zx630586328

谢谢回复，那如果我写入fifo和读fifo的时钟不一样可以吗，写的快，读的慢

QinQZ

zx630586328 发表于 2020-4-17 23:49
谢谢回复，那如果我写入fifo和读fifo的时钟不一样可以吗，写的快，读的慢

可以的。。。

xiangbinbin173

写的快读的慢，要对写进去的数据进行判断，不满才可以写，fifo写满了就写不进去了。若数据是实时性的，要解决这个问题有2种途径：1.利用数据位宽来解决，假设写时钟为50M，数据位宽为8位，那么读时钟为25M的话，读数据位宽就要设置16位，以保持一致的数据率。2.用两个fifo去存储，如写时钟是50M，8位宽；读时钟是25M，8位宽，亦可解决。

字么

首先你要知道为什么需要使用FIFO，主要是因为SDRAM是需要自刷新来保持数据的，在刷新的过程中不允许其他操作（写入数据或读出数据）（其他原因跨时钟数据的情况等等），因此使用FIFO作为数据的缓存，这样就不用理会SDRAM的自刷新了，随时都能往里写数据（FIFO没有满的时候）。