FPGA计算定点小数的通用方法

暗魔邪神虎 · 发表于 2020-3-13 16:19:12

我想请教一下verilog中是否不能读取小数，因为进行小数赋值后，寄存器只保留了整数部分。如果要FPGA进行小数计算verilog的语法或通用方法应该是什么？
是否应该对输入的数据预处理为不含小数点的整数再输入？

QinQZ · 发表于 2020-3-13 16:19:13

FPGA都是硬件电路，没有小数这种概念。你可以把数据先放大个多少倍（比如10倍，100倍这种），处理完之后，最后可以再缩小倍数。

正点原子 · 发表于 2020-3-14 00:53:49

帮顶

技艺电子 · 发表于 2020-7-15 11:00:37

有带小数的除法器IP核,很耗资源.

932904676xy · 发表于 2020-7-16 09:33:08

通常的做法是先左移8位，计算完后再右移8位

忙碌的小姚 · 发表于 2020-7-19 15:08:22

我也觉得好麻烦。算个平方，立方，指数，对数啥的，一点办法都没有

932904676xy · 发表于 2020-7-20 09:21:42

平方，立方，指数，对数这些那你只能用官方提供的ip了

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] FPGA计算定点小数的通用方法