正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › quartus 调用modelsim仿真输出信号不变（正点原子例程）

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 7054|回复: 1

[ALTERA] quartus 调用modelsim仿真输出信号不变（正点原子例程）

0 主题	1 帖子	0 精华

积分: 12
金钱: 12
注册时间: 2019-6-8
在线时间: 2 小时

发消息

发表于 2020-2-26 02:18:22 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

1金钱

本帖最后由 chen8888 于 2020-2-26 02:19 编辑

不知道是哪里的问题，求助~~~ UX(RF7664)@TWS3(W1([@8M.png

UX(RF7664)@TWS3(W1([@8M.png

~}D~@H@P5AG5E)5F9R_JGNU.png

最佳答案

查看完整内容[请看2#楼]

仿真时间没改，很愚蠢的问题

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

0 主题	1 帖子	0 精华

积分: 12
金钱: 12
注册时间: 2019-6-8
在线时间: 2 小时

发消息

楼主| 发表于 2020-2-26 02:18:23 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

仿真时间没改，很愚蠢的问题

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-7-19 06:11

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表