电路板打样,PCB打样基础入门百科

2109118946

1

单面板
在最基本的PCB打样上，零件集中在其中一面，导线则集中在另一面上。因为导线只出现在其中一面，所以这种PCB打样叫作单面板（Single-sided）。因为单面板在设计线路上有许多严格的限制（因为只有一面，布线间不能交叉而必须绕独自的路径），所以只有早期的电路才使用这类的板子。
双面板
这种电路板打样的两面都有布线，不过要用上两面的导线，必须要在两面间有适当的电路连接才行。这种电路间的“桥梁”叫做导孔（via）。导孔是在PCB打样上，充满或涂上金属的小洞，它可以与两面的导线相连接。因为双面板的面积比单面板大了一倍，双面板解决了单面板中因为布线交错的难点（可以通过孔导通到另一面），它更适合用在比单面板更复杂的电路上。
多层板
为了增加可以布线的面积，多层板用上了更多单或双面的布线板。用一块双面作内层、二块单面作外层或二块双面作内层、二块单面作外层的印刷线路板，通过定位系统及绝缘粘结材料交替在一起且导电图形按设计要求进行互连的印刷线路板就成为四层、六层印刷电路板打样了，也称为多层印刷线路板。板子的层数并不代表有几层独立的布线层，在特殊情况下会加入空层来控制板厚，通常层数都是偶数，并且包含最外侧的两层。大部分的主机板都是4到8层的结构，不过技术上理论可以做到近100层的PCB打样板。大型的超级计算机大多使用相当多层的主机板，不过因为这类计算机已经可以用许多普通计算机的集群代替，超多层板已经渐渐不被使用了。因为PCB打样中的各层都紧密的结合，一般不太容易看出实际数目，不过如果仔细观察主机板，还是可以看出来。
4资料编辑
组成
目前的电路板打样，主要由以下组成
线路与图面（Pattern）：线路是做为原件之间导通的工具，在设计上会另外设计大铜面作为接地及电源层。线路与图面是同时做出的。
介电层（Dielectric）：用来保持线路及各层之间的绝缘性，俗称为基材。
孔（Through hole / via）：导通孔可使两层次以上的线路彼此导通，较大的导通孔则做为零件插件用，另外有非导通孔（nPTH）通常用来作为表面贴装定位，组装时固定螺丝用。
防焊油墨（Solder resistant /Solder Mask) ：并非全部的铜面都要吃锡上零件，因此非吃锡的区域，会印一层隔绝铜面吃锡的物质（通常为环氧树脂），避免非吃锡的线路间短路。根据不同的工艺，分为绿油、红油、蓝油。
丝印（Legend /Marking/Silk screen）：此为非必要之构成，主要的功能是在电路板打样上标注各零件的名称、位置框，方便组装后维修及辨识用。
表面处理（Surface Finish）：由于铜面在一般环境中，很容易氧化，导致无法上锡（焊锡性不良），因此会在要吃锡的铜面上进行保护。保护的方式有喷锡（HASL），化金（ENIG），化银（Immersion Silver)，化锡（Immersion Tin），有机保焊剂（OSP），方法各有优缺点，统称为表面处理。
外观
裸板（上头没有零件）也常被称为"印刷线路板Printed Wiring Board（PWB）"。板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线（conductor pattern）或称布线，并用来提供PCB打样上零件的电路连接。
通常PCB打样的颜色都是绿色或是棕色，这是阻焊（solder mask）的颜色。是绝缘的防护层，可以保护铜线，也防止波焊时造成的短路，并节省焊锡之用量。在阻焊层上还会印刷上一层丝网印刷面（silk screen）。通常在这上面会印上文字与符号（大多是白色的），以标示出各零件在板子上的位置。丝网印刷面也被称作图标面（legend）。
在制成最终产品时，其上会安装集成电路、电晶体、二极管、被动元件（如：电阻、电容、连接器等）及其他各种各样的电子零件。借着导线连通，可以形成电子讯号连结及应有机能。
优点
采用印制板的主要优点是：
⒈由于图形具有重复性（再现性）和一致性，减少了布线和装配的差错，节省了设备的维修、调试和检查时间；
⒉设计上可以标准化，利于互换；印制线路板
3．布线密度高，体积小，重量轻，利于电子设备的小型化；
⒋利于机械化、自动化生产，提高了劳动生产率并降低了电子设备的造价。
印制板的制造方法可分为减去法（减成法）和添加法（加成法）两个大类。目前，大规模工业生产还是以减去法中的腐蚀铜箔法为主。
（概述图片）
⒌特别是FPC软性板的耐弯折性，精密性，更好的应到高精密仪器上.（如相机，手机.摄像机等．）
5制造编辑
基材
基材普遍是以基板的绝缘部分作分类，常见的原料为电木板、玻璃纤维板，以及各式的塑胶板。而PCB打样的制造商普遍会以一种以玻璃纤维、不织物料、以及树脂组成的绝缘部分，再以环氧树脂和铜箔压制成“黏合片”（prepreg）使用。
Xgs游戏机电路设计而常见的基材及主要成份有：
FR-1 ──酚醛棉纸，这基材通称电木板（比FR-2较高经济性）
FR-2 ──酚醛棉纸，
FR-3 ──棉纸（Cotton paper）、环氧树脂
FR-4 ──玻璃布（Woven glass）、环氧树脂
FR-5 ──玻璃布、环氧树脂
FR-6 ──毛面玻璃、聚酯
G-10 ──玻璃布、环氧树脂
CEM-1 ──棉纸、环氧树脂（阻燃）
CEM-2 ──棉纸、环氧树脂（非阻燃）
CEM-3 ──玻璃布、环氧树脂
CEM-4 ──玻璃布、环氧树脂
CEM-5 ──玻璃布、多元酯
AIN ──氮化铝
SIC ──碳化硅
金属涂层
金属涂层除了是基板上的配线外，也就是基板线路跟电子元件焊接的地方。此外，由于不同的金属价钱不同，因此直接影响生产的成本。另外，每种金属的可焊性、接触性，电阻阻值等等不同，这也会直接影响元件的效能。
常用的金属涂层有：铜、锡（厚度通常在5至15μm）、铅锡合金（或锡铜合金，即焊料，厚度通常在5至25μm，锡含量约在63%）、金（一般只会镀在接口）、银（一般只会镀在接口，或以整体也是银的合金）。
线路设计
印制电路板打样的设计是以电路原理图为蓝本，实现电路使用者所需要的功能。印刷电路板打样的设计主要指版图设计，需要内部电子元件、金属连线、通孔和外部连接的布局、电磁保护、热耗散、串音等各种因素。优秀的线路设计可以节约生产成本，达到良好的电路性能和散热性能。简单的版图设计可以用手工实现，但复杂的线路设计一般也需要借助计算机辅助设计（CAD）实现，而著名的设计软件有OrCAD、Pads (也即PowerPCB打样)、Altium designer (也即Protel)、FreePCB打样、CAM350等
基本制作
根据不同的技术可分为消除和增加两大类过程。
减去法
减去法（Subtractive），是利用化学品或机械将空白的电路板打样（即铺有完整一块的金属箔的电路板打样）上不需要的地方除去，余下的地方便是所需要的电路。
丝网印刷：把预先设计好的电路图制成丝网遮罩，丝网上不需要的电路部分会被蜡或者不透水的物料覆盖，然后把丝网遮罩放到空白线路板上面，再在丝网上油上不会被腐蚀的保护剂，把线路板放到腐蚀液中，没有被保护剂遮住的部份便会被蚀走，最后把保护剂清理。
感光板：把预先设计好的电路图制在透光的胶片遮罩上（最简单的做法就是用打印机印出来的投影片），同理应把需要的部份印成不透明的颜色，再在空白线路板上涂上感光颜料，将预备好的胶片遮罩放在电路板打样上照射强光数分钟，除去遮罩后用显影剂把电路板打样上的图案显示出来，最后如同用丝网印刷的方法一样把电路腐蚀。
刻印：利用铣床或雷射雕刻机直接把空白线路上不需要的部份除去。
加成法
加成法（Additive），现在普遍是在一块预先镀上薄铜的基板上，覆盖光阻剂（D/F)，经紫外光曝光再显影，把需要的地方露出，然后利用电镀把线路板上正式线路铜厚增厚到所需要的规格,再镀上一层抗蚀刻阻剂－金属薄锡，最后除去光阻剂（这制程称为去膜），再把光阻剂下的铜箔层蚀刻掉。
积层法
积层法是制作多层印刷电路板打样的方法之一。是在制作内层后才包上外层，再把外层以减去法或加成法所处理。不断重复积层法的动作，可以得到再多层的多层印刷电路板打样则为顺序积层法。
1.内层制作
2.积层编成（即黏合不同的层数的动作）
3.积层完成（减去法的外层含金属箔膜；加成法）
4.钻孔
Panel电镀法
1.全块PCB打样电镀
2.在表面要保留的地方加上阻绝层（resist，防以被蚀刻）
3.蚀刻
4.去除阻绝层
Pattern电镀法
1.在表面不要保留的地方加上阻绝层
2.电镀所需表面至一定厚度
3.去除阻绝层
4.蚀刻至不需要的金属箔膜消失
完全加成法
1.在不要导体的地方加上阻绝层
2.以无电解铜组成线路
部分加成法
1.以无电解铜覆盖整块PCB打样
2.在不要导体的地方加上阻绝层
3.电解镀铜
4.去除阻绝层
5.蚀刻至原在阻绝层下无电解铜消失
ALIVH
ALIVH（Any Layer Interstitial Via Hole，Any Layer IVA）是日本松下电器开发的增层技术。这是使用芳香族聚酰胺（Aramid）纤维布料为基材。
1.把纤维布料浸在环氧树脂成为“黏合片”（prepreg）
2.雷射钻孔
3.钻孔中填满导电膏
4.在外层黏上铜箔
5.铜箔上以蚀刻的方法制作线路图案
6.把完成第二步骤的半成品黏上在铜箔上
7.积层编成
8.再不停重复第五至七的步骤，直至完成
B2it
B2it（Buried Bump Interconnection Technology）是东芝开发的增层技术。
1.先制作一块双面板或多层板
2.在铜箔上印刷圆锥银膏
3.放黏合片在银膏上，并使银膏贯穿黏合片
4.把上一步的黏合片黏在第一步的板上
5.以蚀刻的方法把黏合片的铜箔制成线路图案
6.再不停重复第二至四的步骤，直至完成
功能测试
更密集的PCB打样、更高的总线速度以及模拟RF电路等等对测试都提出了前所未有的挑战，这种环境下的功能测试需要认真的设计、深思熟虑的测试方法和适当的工具才能提供可信的测试结果。
在同夹具供应商打交道时，要记住这些问题，同时还要想到产品将在何处制造，这是一个很多测试工程师会忽略的地方。例如我们假定测试工程师身在美国的加利福尼亚，而产品制造地却在泰国。测试工程师会认为产品需要昂贵的自动化夹具，因为在加州厂房价格高，要求测试仪尽量少，而且还要用自动化夹具以减少雇用高技术高工资的操作工。但在泰国，这两个问题都不存在，让人工来解决这些问题更加便宜，因为这里的劳动力成本很低，地价也很便宜，大厂房不是一个问题。因此有时候一流设备在有的国家可能不一定受欢迎。
技术水平
在高密度UUT中，如果需要校准或诊断则很可能需要由人工进行探查，这是由于针床接触受到限制以及测试更快（用探针测试UUT可以迅速采集到数据而不是将信息反馈到边缘连接器上）等原因，所以要求由操作员探查UUT上的测试点。不管在哪里，都应确保测试点已清楚地标出。
探针类型和普通操作工也应该注意，需要考虑的问题包括：
探针大过测试点吗？探针有使几个测试点短路并损坏UUT的危险吗？对操作工有触电危害吗？
每个操作工能很快找出测试点并进行检查吗？测试点是否很大易于辨认呢？
操作工将探针按在测试点上要多长时间才能得出准确的读数？如果时间太长，在小的测试区会出现一些麻烦，如操作工的手会因测试时间太长而滑动，所以建议扩大测试区以避免这个问题。
考虑上述问题后测试工程师应重新评估测试探针的类型，修改测试文件以更好地识别出测试点位置，或者甚至改变对操作工的要求。
自动探查
在某些情况下会要求使用自动探查，例如在PCB打样难以用人工探查，或者操作工技术水平所限而使得测试速度大大降低的时候，这时就应考虑用自动化方法。
自动探查可以消除人为误差，降低几个测试点短路的可能性,并使测试操作加快。但是要知道自动探查也可能存在一些局限，根据供应商的设计而各有不同，包括：
UUT的大小
同步探针的数量
两个测试点相距有多近？
测试探针的定位精度
系统能对UUT进行两面探测吗？
探针移至下一个测试点有多快？
探针系统要求的实际间隔是多少？（一般来讲它比离线式功能测试系统要大）
自动探查通常不用针床夹具接触其它测试点，而且一般它比生产线速度慢，因此可能需要采取两种步骤：如果探测仪仅用于诊断，可以考虑在生产线上采用传统的功能测试系统，而把探测仪作为诊断系统放在生产线边上；如果探测仪的目的是UUT校准，那么唯一的真正解决办法是采用多个系统，要知道这还是比人工操作要快得多。
如何整合到生产线上也是必须要研究的一个关键问题，生产线上还有空间吗？系统能与传送带连接吗？幸好许多新型探测系统都与SMEMA标准兼容，因此它们可以在在线环境下工作。
边界扫描
这项技术早在产品设计阶段就应该进行讨论，因为它需要专门的元器件来执行这项任务。在以数字电路为主的UUT中，可以购买带有IEEE1194(边界扫描）支持的器件，这样只做很少或不用探测就能解决大部分诊断问题。边界扫描会降低UUT的整体功能性，因为它会增大每个兼容器件的面积（每个芯片增加4～5个引脚以及一些线路），所以选择这项技术的原则，就是所花费的成本应该能使诊断结果得到改善。应记住边界扫描可用于对UUT上的闪速存储器和PLD器件进行编程，这也更进一步增加了选用该测试方法的理由。
如何处理一个有局限的设计？
如果UUT设计已经完成并确定下来，此时选择就很有限。当然也可以要求在下次改版或新产品中进行修改，但是工艺改善总是需要一定的时间，而你仍然要对目前的状况进行处理。
6设计编辑
随着电子技术的快速发展，印制电路板打样广泛应用于各个领域，几乎所有的电子设备中都包含相应的印制电路板打样。为保证电子设备正常工作，减少相互间的电磁干扰，降低电磁污染对人类及生态环境的不利影响，电磁兼容设计不容忽视。本文介绍了印制电路板打样的设计方法和技巧。
在印制电路板打样的设计中，元器件布局和电路连接的布线是关键的两个环节。
布局
布局，是把电路器件放在印制电路板打样布线区内。布局是否合理不仅影响后面的布线工作，而且对整个电路板打样的性能也有重要影响。在保证电路功能和性能指标后，要满足工艺性、检测和维修方面的要求，元件应均匀、整齐、紧凑布放在PCB打样上，尽量减少和缩短各元器件之间的引线和连接，以得到均匀的组装密度。
按电路流程安排各个功能电路单元的位置，输入和输出信号、高电平和低电平部分尽可能不交叉，信号传输路线最短。
功能区分
元器件的位置应按电源电压、数字及模拟电路、速度快慢、电流大小等进行分组，以免相互干扰。
电路板打样上同时安装数字电路和模拟电路时，两种电路的地线和供电系统完全分开，有条件时将数字电路和模拟电路安排在不同层内。电路板打样上需要布置快速、中速和低速逻辑电路时，应安放在紧靠连接器范围内;而低速逻辑和存储器，应安放在远离连接器范围内。这样，有利于减小共阻抗耦合、辐射和交扰的减小。时钟电路和高频电路是主要的骚扰辐射源，一定要单独安排，远离敏感电路。
热磁兼顾
发热元件与热敏元件尽可能远离，要考虑电磁兼容的影响。
2.2工艺性
⑴层面
贴装元件尽可能在一面，简化组装工艺。
⑵距离
元器件之间距离的最小限制根据元件外形和其他相关性能确定，目前元器件之间的距离一般不小于0.2 mm～0.3mm，元器件距印制板边缘的距离应大于2mm。
⑶方向
元件排列的方向和疏密程度应有利于空气的对流。考虑组装工艺，元件方向尽可能一致。
布线
3.1导线
⑴宽度
印制导线的最小宽度，主要由导线和绝缘基板间的粘附强度和流过它们的电流值决定。印制导线可尽量宽一些，尤其是电源线和地线，在板面允许的条件下尽量宽一些，即使面积紧张的条件下一般不小于1mm。特别是地线，即使局部不允许加宽，也应在允许的地方加宽，以降低整个地线系统的电阻。对长度超过80mm的导线，即使工作电流不大，也应加宽以减小导线压降对电路的影响。
⑵长度
要极小化布线的长度，布线越短，干扰和串扰越少，并且它的寄生电抗也越低，辐射更少。特别是场效应管栅极，三极管的基极和高频回路更应注意布线要短。
⑶间距
相邻导线之间的距离应满足电气安全的要求，串扰和电压击穿是影响布线间距的主要电气特性。为了便于操作和生产，间距应尽量宽些，选择最小间距至少应该适合所施加的电压。这个电压包括工作电压、附加的波动电压、过电压和因其它原因产生的峰值电压。当电路中存在有市电电压时，出于安全的需要间距应该更宽些。
⑷路径
信号路径的宽度，从驱动到负载应该是常数。改变路径宽度对路径阻抗(电阻、电感、和电容)产生改变，会产生反射和造成线路阻抗不平衡。所以，最好保持路径的宽度不变。在布线中，最好避免使用直角和锐角，一般拐角应该大于90°。直角的路径内部的边缘能产生集中的电场，该电场产生耦合到相邻路径的噪声，45°路径优于直角和锐角路径。当两条导线以锐角相遇连接时，应将锐角改成圆形。
3.2孔径和焊盘尺寸
元件安装孔的直径应该与元件的引线直径较好的匹配，使安装孔的直径略大于元件引线直径的(0.15～0.3)mm。通常DIL封装的管脚和绝大多数的小型元件使用0.8mm的孔径，焊盘直径大约为2mm。对于大孔径焊盘为了获得较好的附着能力，焊盘的直径与孔径之比，对于环氧玻璃板基大约为2，而对于苯酚纸板基应为(2.5～3)。
过孔，一般被使用在多层PCB打样中，它的最小可用直径是与板基的厚度相关，通常板基的厚度与过孔直径比是6：1。高速信号时，过孔产生(1～4)nH的电感和(0.3～0.8)pF的电容的路径。因此，当铺设高速信号通道时，过孔应该被保持到绝对的最小。对于高速的并行线(例如地址和数据线)，如果层的改变是不可避免，应该确保每根信号线的过孔数一样。并且应尽量减少过孔数量，必要时需设置印制导线保护环或保护线，以防止振荡和改善电路性能。
3.3地线设计
不合理的地线设计会使印制电路板打样产生干扰，达不到设计指标，甚至无法工作。地线是电路中电位的参考点，又是电流公共通道。地电位理论上是零电位，但实际上由于导线阻抗的存在，地线各处电位不都是零。因为地线只要有一定长度就不是一个处处为零的等电位点，地线不仅是必不可少的电路公共通道，又是产生干扰的一个渠道。
一点接地是消除地线干扰的基本原则。所有电路、设备的地线都必须接到统一的接地点上，以该点作为电路、设备的零电位参考点(面)。一点接地分公用地线串联一点接地和独立地线并联一点接地。
公用地线串联一点接地方式比较简单，各个电路接地引线比较短，其电阻相对小，这种接地方式常用于设备机柜中的接地。独立地线并联一点接地，只有一个物理点被定义为接地参考点，其他各个需要接地的点都直接接到这一点上，各电路的地电位只与本电路的地电流基地阻抗有关，不受其他电路的影响。
具体布线时应注意以下几点:
⑴走线长度尽量短，以便使引线电感极小化。在低频电路中，因为所有电路的地电流流经公共的接地阻抗或接地平面，所以避免采用多点接地。
⑵公共地线应尽量布置在印制电路板打样边缘部分。电路板打样上应尽可能多保留铜箔做地线，可以增强屏蔽能力。
⑶双层板可以使用地线面，地线面的目的是提供一个低阻抗的地线。
⑷多层印制电路板打样中，可设置接地层，接地层设计成网状。地线网格的间距不能太大，因为地线的一个主要作用是提供信号回流路径，若网格的间距过大，会形成较大的信号环路面积。大环路面积会引起辐射和敏感度问题。另外，信号回流实际走环路面积小的路径，其他地线并不起作用。
⑸地线面能够使辐射的环路最小。
7回收编辑
印制电路板打样制造技术是一项非常复杂的、综合性很高的加工技术。尤其是在湿法加工过程中，需采用大量的水，因而有多种重金属废水和有机废水排出，成分复杂，处理难度较大。按印制电路板打样铜箔的利用率为30%~40%进行计算，那么在废液、废水中的含铜量就相当可观了。按一万平方米双面板计算（每面铜箔厚度为35微米），则废液、废水中的含铜量就有4500公斤左右，并还有不少其他的重金属和贵金属。这些存在于废液、废水中的金属如不经处理就排放，既造成了浪费又污染了环境。因此，在印制板生产过程中的废水处理和铜等金属的回收是很有意义的，是印制板生产中不可缺少的部分。
众所周知，印制电路板打样生产过程中的废水，其中大量的是铜，极少量的有铅、锡、金、银、氟、氨、有机物和有机络合物等。
至于产生铜废水的工序，主要有：沉铜、全板电镀铜、图形电镀铜、蚀刻以及各种印制板前处理工序（化学前处理、刷板前处理、火山灰磨板前处理等）。
　　以上工序所产生的含铜废水，按其成分，大致可分为络合物废水和非络合物废水。为使废水处理达到国家规定的排放标准，其中铜及其化合物的最高允许排放浓度为1mg/l（按铜计），必须针对不同的含铜废水，采取不同的废水处理方法。