OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 5921|回复: 3

等待应答的时候,时钟线SCL为什么要拉低,也就是SCL=0

[复制链接]

4

主题

21

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
220
金钱
220
注册时间
2020-1-8
在线时间
42 小时
发表于 2020-1-9 21:30:40 | 显示全部楼层 |阅读模式
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165369
金钱
165369
注册时间
2010-12-1
在线时间
2110 小时
发表于 2020-1-9 21:30:41 | 显示全部楼层
看通信协议,都是根据协议来的
回复

使用道具 举报

0

主题

18

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
207
金钱
207
注册时间
2015-10-16
在线时间
71 小时
发表于 2020-2-28 18:24:45 | 显示全部楼层
看清楚程序,在while循环中,SCL一直是高电平的。正常情况下,SDA=0时会出while循环。然后SCL才会被拉低。只有在异常时(当b>200,超时了,等了2000uS都没等来SDA变低),SCL才会被拉低。SCL被拉低表示响应位采集结束。
回复

使用道具 举报

0

主题

3

帖子

0

精华

初级会员

Rank: 2

积分
50
金钱
50
注册时间
2020-3-20
在线时间
14 小时
发表于 2020-3-20 11:01:57 来自手机 | 显示全部楼层
否则会被误认为是启动信号而不是应答信号
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-2-1 04:53

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表