OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6557|回复: 1

[ALTERA] 按照原子哥的教程弄仿真,最后在modelsim中出现这个,有没有大佬知道解决方法呀

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
10
金钱
10
注册时间
2019-7-31
在线时间
1 小时
发表于 2019-11-26 12:46:45 | 显示全部楼层 |阅读模式
1金钱
按照原子哥的教程弄仿真,最后在modelsim中出现这个,有没有大佬知道解决方法呀

# D:/modelsim/win64/vlog failed.
#     while executing
# "vlog -vlog01compat -work work +incdir+E:/myfpga/timenixie_99/rtl {E:/myfpga/timenixie_99/rtl/timenixie_99.v}"


正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

2013

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5618
金钱
5618
注册时间
2018-10-21
在线时间
1591 小时
发表于 2019-11-27 19:04:38 | 显示全部楼层
看不出来,是编译代码的时候出的错吗,如果是的话,应该会有提示定位到哪一条语句错误的。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-23 12:56

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表