vhdl 元件例化 实现四输入加法器

callmegod

想咨询一个问题：
我尝试用元件例化的方法使用两个二输入加法器搭建四输入加法器，在modelsim仿真add wave之后出现如图1warning，该warning对我的仿真结果产生了影响。
仿真后的结果如图2.
四输入加法器和二输入的代码如图3，图4.
test代码如图5.
还请好心人指导。

QinQZ

应该是temp1和temp2没有初始值

callmegod

头痛，没人回复嘛

正点原子

帮顶

callmegod

感谢4#
正解补充，要对输出信号进行赋初值，如果可以的话最好每个变量都赋初值，改法如图1
可结合testbench来看，似乎解决了warning，我们的波形仍然不对，是我的testbench有always有两处c，d写成了b。