OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...
OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › 为什么我的quartus编译后没有Verilog_libs文件夹
返回列表 发新帖
查看: 7647|回复: 0
打印 上一主题 下一主题

[ALTERA] 为什么我的quartus编译后没有Verilog_libs文件夹

[复制链接]
alter12138

4

主题

10

帖子

0

精华

新手上路

积分
45
金钱
45
注册时间
2019-10-14
在线时间
9 小时
跳转到指定楼层
楼主
发表于 2019-11-14 01:06:59 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式
爆卖数万套！重构传统用法！正点原子 DM40三合一数字万用表，4 位半高精度，示波器/信号发生器......
为什么我的quartus编译后没有Verilog_libs文件夹，modelsim-Altera仿真出错是没把库加进去的原因吗

360截图20191114010429643.jpg (55.23 KB, 下载次数: 152)

360截图20191114010429643.jpg

360截图20191114010632952.jpg (49.17 KB, 下载次数: 162)

360截图20191114010632952.jpg
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

如发现本坛存在违规或侵权内容， 请点击这里发送邮件举报 （或致电020-38271790）。请提供侵权说明和联系方式。我们将及时审核依法处理，感谢配合。

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2026-8-18 19:20

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表