固件时钟函数"SetSysClockTo72"有一句代码不明白

sanbikappa

函数 SetSysClockTo72 的定义在文件"stm32f10x.c"中：

1. /* Enable PLL */
   
2.     RCC->CR |= RCC_CR_PLLON;
   
3. 
   
4.     /* Wait till PLL is ready */
   
5.     while((RCC->CR & RCC_CR_PLLRDY) == 0)
   
6.     {
   
7.     }
   
8.    
   
9.     /* Select PLL as system clock source */
   
10.     RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    
11.     RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;  

复制代码

其中设置PLL作为系统时钟源的两句代码(也就是上面的最后两句)有点不明白。
倒数第二句的作用是将CFGR的位0和位1设为00，最后一句将CFGR的位1设为1，合起来就是将最低两位设为10（PLL输出作为系统时钟）。

问题出在倒数第二句的位操作。

RCC_CFGR_SW 本身就是一个uint32_t类型的常量（宏定义里将RCC_CFGR_SW定义为((uint32_t)0x00000003)的常量），为什么每做完一次位操作（取反、与操作）之后都要重复一次强制转换，可是上面那句 RCC->CR |= RCC_CR_PLLON; 却不需要对结果做强制转换？