大家好，我有一个问题想问大家，就是我从上位机按一定的速率发数据给FPGA，而FPGA中有又一个模块按另一个速率发送数据，怎样...

潘长青 · 发表于 2019-9-24 13:27:38

大家好，我有一个问题想问大家，就是我从上位机按一定的速率发数据给FPGA，而FPGA中有又一个模块按另一个速率发送数据，怎样设计才可以保证发送数据的模块数据不间断呢？
谢谢大家~
FIFO的话，只有写满，和读空。如果读空之后再让上位机发送数据，那发送模块不就会没数据发了么？这样就会出现数据间断了，有没有什么办法可以不让FIFO读空就发送数据给FIFO，同时又可以将数据读出？
就有点像水箱一样。保障上面的进水口不溢出，下面的出水一直按一定速率出水，且水箱里的水永远不会干涸。
PS：上位机发送速率大于FPGA发送模块速率
谢谢大家~