OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3080|回复: 3

在FDCAN通信时,有没有人遇到过TX FIFO满的情况?

[复制链接]

2

主题

4

帖子

0

精华

新手入门

积分
13
金钱
13
注册时间
2019-8-8
在线时间
4 小时
发表于 2019-9-2 19:47:36 | 显示全部楼层 |阅读模式
1金钱
检查了一下配置,时钟应该没问题,但在FDCAN发送时,执行几次发送后就会在 if((hfdcan->Instance->TXFQS & FDCAN_TXFQS_TFQF) != 0)返回错误是咋回事?

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165508
金钱
165508
注册时间
2010-12-1
在线时间
2115 小时
发表于 2019-9-3 02:56:41 | 显示全部楼层
回复

使用道具 举报

5

主题

63

帖子

0

精华

新手入门

积分
12
金钱
12
注册时间
2018-6-15
在线时间
28 小时
发表于 2019-9-3 09:24:34 | 显示全部楼层
是不是发送完成之后还要清标志位
回复

使用道具 举报

2

主题

4

帖子

0

精华

新手入门

积分
13
金钱
13
注册时间
2019-8-8
在线时间
4 小时
 楼主| 发表于 2019-9-3 14:28:10 | 显示全部楼层
慕兰 发表于 2019-9-3 09:24
是不是发送完成之后还要清标志位

不用吧,普通发送,用的HAL里的发送库函数。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-5-16 07:27

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表