OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 5198|回复: 0

CPLD实现I2C透传程序,请大神路过指导下

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
8
金钱
8
注册时间
2019-8-6
在线时间
2 小时
发表于 2019-8-6 20:27:35 | 显示全部楼层 |阅读模式
1金钱
根据之前有关贴的建议自己整了个程序,但是实测传输方向并没有变换,还请大神路过帮忙看下程序,谢啦。

CPLD/FPGA实现I2C的透传,使用三态门,那么SDA的方向应向该如何确定?
assign SCL_OUT = SCL_IN;

wire mid;
assign mid = dir?1'bz:SDA_IN;  //dir为0的时候,SDA_IN
wire mid1;
assign mid1 = dir?SDA_OUT:1'bz;  //为1的时候,SDA_OUT

assign SDA_IN = mid1;
assign SDA_OUT = mid;


那个dir如何确定呢?
自己写的程序如下:



reg        dir;
        reg        master_state1        =        1'b1;
        reg        slaver_state1        =        1'b1;
       
        wire master;
        assign master = dir?1'bz:i2c_sda;    //dir为0的时候,i2c_sda,master---slaver
        wire slaver;
        assign slaver = dir?i2c_m_sda:1'bz;  //为1的时候,i2c_m_sda,slaver---master

        assign i2c_sda = slaver;
        assign i2c_m_sda = master;
       
always@(posedge fpga_clk or negedge rst_n )      
        begin
                if(!rst_n)
                        begin
                                master_state1 <=1'b1;
                        //        master_state2 <=1'b1;
                        end
                else begin
                           master_state1<=i2c_sda;
                //           master_state2<=master_state1;
                           end
                end
               
       
       
always@(posedge fpga_clk or negedge rst_n )      
        begin
                if(!rst_n)
                        begin
                                slaver_state1 <=1'b1;
                        //        master_state2 <=1'b1;
                        end
                else begin
                           slaver_state1<=i2c_m_sda;
                //           master_state2<=master_state1;
                           end
                end
               
               
always@(posedge fpga_clk or negedge rst_n )      
        begin
                if(!rst_n)
                                dir<=0;
                else begin
                        if(master_state1==0&&slaver_state1==1)
                                dir<=0;
                        else if(master_state1==1&&slaver_state1==0)
                                dir<=1;
                        else dir<=0;
                                end
        end

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 07:22

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表