谁来帮我讲讲时钟分频程序，看不懂了，新手小白

minim921

谁能帮我讲讲这个时钟分频程序啊，50mhz，十分频，clk_divide=4'd10
always @(posedge clk or negedge rst_n) begin
50       if(!rst_n) begin
51            clk_cnt <= 4'd0;//不懂这个clk_cnt是什么
52            dri_clk <= 1'b1;
53      end
54      else if(clk_cnt == CLK_DIVIDE/2 - 1'd1) begin
55             clk_cnt <= 4'd0;
56             dri_clk <= ~dri_clk;
57      end
58      else begin
59            clk_cnt <= clk_cnt + 1'b1;

60            dri_clk <= dri_clk;
61      end
62 end

哇哈哈哈哈哈

clk_cnt就是计数用的，就是说当计数达到CLK_DIVIDE一半的时候，dri_ick就由高变为低或者由低变高，计数计的时clk的上升沿个数

正点原子

帮顶

CJYCJY

if(!rst_n)begin
      clk_cnt<=4'd0;//这是复位，时钟计数初始值为零
      dri_clk<= 1'b1;//分频系数为1，也就是说不分频
------------------------------------------
后面的代码您确定没有错吗？

爱上在路上

CJYCJY 发表于 2019-7-13 23:14
if(!rst_n)begin
      clk_cnt

dri_clk<= 1'b1;不是指分频系数，这是指时钟信号初始状态为高电平。

爱上在路上

试着画个时序图，画完就理解了。