原子开发板SDRAM时钟配置的问题

candylife9

原子开发板上面带的SDRAM，无法跑到120MHZ，尽管手册上标识可以达到130MHZ,140MHZ。经测试调高频率超过120MHZ的时候，会出现bus fault然后上报为hardfault，原因是从sdram里读取数据的时候数据会出错。我看原子有用到SDRAM的代码里面，关于FMC配置的地方，是按照120MHZ配置注释的，但是实际配的是100MHZ，想必也是120MHZ没有跑成功，才把代码改成100MHZ,是不是因为走线的问题？为什么没有解决这个问题呢?这样岂不是浪费了SDRAM 1/3的带宽，在图形显示系统里面是要把显存带宽用到极致的。

正点原子

ST的设计性能就是这么回事了，用H7能跑到大概110M。
是最高了，再高就会在一些复杂应用里面出错。