OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4767|回复: 2

signaltap的疑问,一次正常出数据,然后再多次尝试都不出数据

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
5
金钱
5
注册时间
2019-5-27
在线时间
0 小时
发表于 2019-5-29 23:10:40 | 显示全部楼层 |阅读模式
1金钱
如图,两个fifo的案例,程序是一样,但是不同的工程,出来的signaltap的波形一个有数据,一个没数据;多次尝试都没用?有没有大佬能指点下。。。。。
接线的设置是没问题的
1559142468(1).jpg
1559142447(1).jpg

最佳答案

查看完整内容[请看2#楼]

第一张图fifo空标志为高电平,也就是fifo中没有数据。第二张图fifo的空标志是为低电平,也就是fifo中有数据,读请求信号拉高可以读到数据。如果程序是一样的话,可能signaltap采集的时间点不一样,看下触发条件是否相同。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2019-5-29 23:10:41 | 显示全部楼层
第一张图fifo空标志为高电平,也就是fifo中没有数据。第二张图fifo的空标志是为低电平,也就是fifo中有数据,读请求信号拉高可以读到数据。如果程序是一样的话,可能signaltap采集的时间点不一样,看下触发条件是否相同。
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165186
金钱
165186
注册时间
2010-12-1
在线时间
2106 小时
发表于 2019-5-30 02:25:14 | 显示全部楼层
帮顶
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 07:24

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表