OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3131|回复: 3

STM32F401外部晶振8M改为16M起不来

[复制链接]

2

主题

7

帖子

0

精华

新手上路

积分
20
金钱
20
注册时间
2019-5-21
在线时间
12 小时
发表于 2019-5-28 09:32:31 | 显示全部楼层 |阅读模式
1金钱
大神们求助啊,我的程序在8M的内部晶振环境下可以运行,现在改为16M了修改HSE_VALUE    ((uint32_t)16000000)
#define PLL_M      16      
这样算出来的SYSCLK也是168M但是程序在SetSysClock时一直卡在   
/* Wait till the main PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL);
    {
    }

把SetSysClock()函数注释掉后,程序能跑,但串口无法收发数据。

最佳答案

查看完整内容[请看2#楼]

401的主频就是84Mhz的,168超频太多了,
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

9

主题

45

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
466
金钱
466
注册时间
2017-4-30
在线时间
177 小时
发表于 2019-5-28 09:32:32 | 显示全部楼层
401的主频就是84Mhz的,168超频太多了,
回复

使用道具 举报

15

主题

74

帖子

0

精华

初级会员

Rank: 2

积分
198
金钱
198
注册时间
2018-10-30
在线时间
60 小时
发表于 2019-5-28 10:27:46 | 显示全部楼层
记得改了晶振要修改好几个地方,具体的百度一下
回复

使用道具 举报

2

主题

7

帖子

0

精华

新手上路

积分
20
金钱
20
注册时间
2019-5-21
在线时间
12 小时
 楼主| 发表于 2019-5-28 11:25:58 | 显示全部楼层
#if defined (STM32F401xx)
#define PLL_N      336
/* SYSCLK = PLL_VCO / PLL_P */
#define PLL_P      2
#endif /* STM32F401xx */
这样起不来,但是把PLL_P  改为4就可以起来。这个时候的 SYSCLK =84M   
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-5-1 08:13

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表