OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...
OpenEdv-开源电子网»首页 › 单片机/嵌入式 › STM32-F0/F1/F2专区 › 单片机引脚强行输出为低和定时器Disable导致引脚状态为 ...
返回列表 发新帖
查看: 1664|回复: 0

单片机引脚强行输出为低和定时器Disable导致引脚状态为低结果是一样的吗

[复制链接]
刘某某

2

主题

3

帖子

0

精华

新手上路

积分
36
金钱
36
注册时间
2019-4-21
在线时间
9 小时
发表于 2019-5-25 16:20:25 | 显示全部楼层 |阅读模式
正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit
[img]file:///C:\Users\pcklz\AppData\Roaming\Tencent\Users\1794025736\QQ\WinTemp\RichOle\N}6[4OYROXYB(TIP[9[{]SM.png[/img]

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-20 02:42

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表