modelsim仿真求助

电子阿炳

初学FPGA    使用 联合仿真 原子哥的FPGA例程   “按键控制蜂鸣器实验”  出来的波形和PDF上贴出来的不一样， key_value一直是一根红线，也没有flag信号线，这是什么情况？

SunML

仿真时间不够长吧

heyunfu01

贴上代码来看看

peng1554

帮顶~~

电子阿炳

heyunfu01 发表于 2019-5-7 08:37
贴上代码来看看

代码跟原子哥的一样

module key_debounce(
    input            sys_clk,          //外部50M时钟
    input            sys_rst_n,        //外部复位信号，低有效
   
    input            key,              //外部按键输入
    output reg       key_flag,         //按键数据有效信号
        output reg       key_value         //按键消抖后的数据  
    );

//reg define   
reg [31:0] delay_cnt;
reg        key_reg;

//*****************************************************
//**                    main code
//*****************************************************
always @(posedge sys_clk or negedge sys_rst_n) begin
    if (!sys_rst_n) begin
        key_reg   <= 1'b1;
        delay_cnt <= 32'd0;
    end
    else begin
        key_reg <= key;
        if(key_reg != key)             //一旦检测到按键状态发生变化(有按键被按下或释放)
            delay_cnt <= 32'd4;  //给延时计数器重新装载初始值（计数时间为20ms）
        else if(key_reg == key) begin  //在按键状态稳定时，计数器递减，开始20ms倒计时
                 if(delay_cnt > 32'd0)
                     delay_cnt <= delay_cnt - 1'b1;
                 else
                     delay_cnt <= delay_cnt;
             end           
    end   
end

always @(posedge sys_clk or negedge sys_rst_n) begin
    if (!sys_rst_n) begin
        key_flag  <= 1'b0;
        key_value <= 1'b1;         
    end
    else begin
        if(delay_cnt == 32'd1) begin   //当计数器递减到1时，说明按键稳定状态维持了20ms
            key_flag  <= 1'b1;         //此时消抖过程结束，给出一个时钟周期的标志信号
            key_value <= key;          //并寄存此时按键的值
        end
        else begin
            key_flag  <= 1'b0;
            key_value <= key_value;
        end  
    end   
end
   
endmodule

电子阿炳

SunML 发表于 2019-5-6 23:38
仿真时间不够长吧

改了时长  ，好像没关系

SunML

你应该是仿真的时候添加错信号了，仿真图里的key_value应该是key_debounce 模块的输出端口，不是仿真文件里的那个reg信号  

智能温控设备

你会不会没有给KEY_VALUE编辑数值,你试试方针的时候每隔500ms取反一次试试看

电子阿炳

SunML 发表于 2019-5-7 13:54
你应该是仿真的时候添加错信号了，仿真图里的key_value应该是key_debounce 模块的输出端口，不是仿真文件里 ...

这两个信号倒是出来了，但是  一直是一条蓝线，好像是初始化问题，我尝试把他们改成reg型，然后在激励中初始化赋值 ，也没效果。testbence 里面只是定义了这两个信号，但是没有做任何操作，不知道怎么解决