ENC28J60 TCP通信问题 高手进

fanghuiopenedv

TCP打印网页的帧缓冲只有1500个。
我里面建立的连接太多结果超出1500个了怎么办啊。

// prepare the webpage by writing the data to the tcp send buffer

unsigned int print_webpage(unsigned char *buf)//unsigned int in_static)

{

    unsigned int plen;
   const u8 sting_ONN[]="<font color=\"#FF0000\">[■]</font></a>";  

   const u8 sting_OFF[]="<font color=\"#00FF00\">[■]</font></a>";

    plen = fill_tcp_data_p(buf,0,PSTR("HTTP/1.0 200 OK\r\nContent-Type: text/html\r\nPragma: no-cache\r\n\r\n"));

//-----------------------------------------------------------------------------------------

plen = fill_tcp_data_p(buf,plen,PSTR("<center><font size=\"16\">输出状态:"));

    plen = fill_tcp_data_p(buf,plen,PSTR(s1_tt));

plen = fill_tcp_data_p(buf,plen,PSTR("<br><p>"));

//--------------------------------------------------------------

plen=fill_tcp_data_p(buf,plen,PSTR("01:  "));

if(s1_tt[0]=='1'){

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/02222222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_ONN));

}

else {

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/12222222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_OFF));

}

plen=fill_tcp_data_p(buf,plen,PSTR("02:  "));

if(s1_tt[1]=='1'){

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/20222222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_ONN));

}

else {

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/21222222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_OFF));

}

//plen = fill_tcp_data_p(buf,plen,PSTR("<br><p>"));

//---------------------------------------------------------------------

plen=fill_tcp_data_p(buf,plen,PSTR("03:  "));

if(s1_tt[2]=='1'){

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22022222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_ONN));

}

else {

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22122222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_OFF));

}

plen=fill_tcp_data_p(buf,plen,PSTR("04:  "));

if(s1_tt[3]=='1'){

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22202222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_ONN));

}

else {

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22212222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_OFF));

}

plen = fill_tcp_data_p(buf,plen,PSTR("<br><p>"));

//--------------------------------------------------------------

plen=fill_tcp_data_p(buf,plen,PSTR("05:  "));

if(s1_tt[4]=='1'){

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22220222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_ONN));

}

else {

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22221222\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_OFF));

}

plen=fill_tcp_data_p(buf,plen,PSTR("06:  "));

if(s1_tt[5]=='1'){

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22222022\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_ONN));

}

else {

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22222122\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_OFF));

}

//plen = fill_tcp_data_p(buf,plen,PSTR("<br><p>"));

//---------------------------------------------------------------------

plen=fill_tcp_data_p(buf,plen,PSTR("07:  "));

if(s1_tt[6]=='1'){

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22222202\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_ONN));

}

else {

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22222212\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_OFF));

}

plen=fill_tcp_data_p(buf,plen,PSTR("08:  "));

if(s1_tt[7]=='1'){

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22222220\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_ONN));

}

else {

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22222221\">"));

plen = fill_tcp_data_p(buf,plen,PSTR(sting_OFF));

}

plen = fill_tcp_data_p(buf,plen,PSTR("<br><p>"));

//--------------------------------------------------------------

//--------------------------------------------------------------

    plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/11111111\">[全开]</a>"));

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/00000000\">[全关]</a>"));

plen = fill_tcp_data_p(buf,plen,PSTR("<br><p>"));

//-----------------------------------------------------------------------------------------

plen = fill_tcp_data_p(buf,plen,PSTR("<font color=\"#FF0000\"> ■ </font>= 打开"));

plen = fill_tcp_data_p(buf,plen,PSTR("<font color=\"#00FF00\"> ■ </font>= 关闭"));

plen = fill_tcp_data_p(buf,plen,PSTR("<br><p>"));

plen = fill_tcp_data_p(buf,plen,PSTR("<a href=\""));//<small>

plen = fill_tcp_data(buf,plen,baseurl);

plen = fill_tcp_data(buf,plen,password);

plen = fill_tcp_data_p(buf,plen,PSTR("/22222222\">[刷新]</a>"));

    return(plen);

}

signed char analyse_get_url(char *str)

{

unsigned char i=0;

unsigned char kkk=0;

//unsigned char t1,t2;

if (verify_password(str)==0)

{

return(-1);

}

// find first "/"

// passw not longer than 9 char:

while(*str && i<10 && *str >',' && *str<'{') //10

{

        if (*str=='/')

{

            str++;

            break;

        }

        i++;

        str++;

} //10  //-1

if(*str=='\0')return(0);

for(kkk=0;kkk<8;kkk++){

if(*str=='\0')return(0);

if (*str=='0'){

s1_tt[kkk]='0';

out_bit(kkk+1,1);

}

else if (*str=='1'){

s1_tt[kkk]='1';

out_bit(kkk+1,0);

}

str++;

}

return(0);

}

fanghuiopenedv

#include "STM32F10X_GPIO.h"

#ifndef __ENC28J60_H
#define __ENC28J60_H

// ENC28J60 Control Registers
// Control register definitions are a combination of address,
// bank number, and Ethernet/MAC/PHY indicator bits.
// - Register address        (bits 0-4)
// - Bank number        (bits 5-6)
// - MAC/PHY indicator        (bit 7)
#define ADDR_MASK        0x1F
#define BANK_MASK        0x60
#define SPRD_MASK        0x80
// All-bank registers
#define EIE              0x1B
#define EIR              0x1C
#define ESTAT            0x1D
#define ECON2            0x1E
#define ECON1            0x1F
// Bank 0 registers
#define ERDPTL           (0x00|0x00)
#define ERDPTH           (0x01|0x00)
#define EWRPTL           (0x02|0x00)
#define EWRPTH           (0x03|0x00)
#define ETXSTL           (0x04|0x00)
#define ETXSTH           (0x05|0x00)
#define ETXNDL           (0x06|0x00)
#define ETXNDH           (0x07|0x00)
#define ERXSTL           (0x08|0x00)
#define ERXSTH           (0x09|0x00)
#define ERXNDL           (0x0A|0x00)
#define ERXNDH           (0x0B|0x00)
//ERXWRPTH:ERXWRPTL 寄存器定义硬件向FIFO 中
    //的哪个位置写入其接收到的字节。 指针是只读的，在成
    //功接收到一个数据包后，硬件会自动更新指针。 指针可
    //用于判断FIFO 内剩余空间的大小。
#define ERXRDPTL         (0x0C|0x00)
#define ERXRDPTH         (0x0D|0x00)
#define ERXWRPTL         (0x0E|0x00)
#define ERXWRPTH         (0x0F|0x00)
#define EDMASTL          (0x10|0x00)
#define EDMASTH          (0x11|0x00)
#define EDMANDL          (0x12|0x00)
#define EDMANDH          (0x13|0x00)
#define EDMADSTL         (0x14|0x00)
#define EDMADSTH         (0x15|0x00)
#define EDMACSL          (0x16|0x00)
#define EDMACSH          (0x17|0x00)
// Bank 1 registers
#define EHT0             (0x00|0x20)
#define EHT1             (0x01|0x20)
#define EHT2             (0x02|0x20)
#define EHT3             (0x03|0x20)
#define EHT4             (0x04|0x20)
#define EHT5             (0x05|0x20)
#define EHT6             (0x06|0x20)
#define EHT7             (0x07|0x20)
#define EPMM0            (0x08|0x20)
#define EPMM1            (0x09|0x20)
#define EPMM2            (0x0A|0x20)
#define EPMM3            (0x0B|0x20)
#define EPMM4            (0x0C|0x20)
#define EPMM5            (0x0D|0x20)
#define EPMM6            (0x0E|0x20)
#define EPMM7            (0x0F|0x20)
#define EPMCSL           (0x10|0x20)
#define EPMCSH           (0x11|0x20)
#define EPMOL            (0x14|0x20)
#define EPMOH            (0x15|0x20)
#define EWOLIE           (0x16|0x20)
#define EWOLIR           (0x17|0x20)
#define ERXFCON          (0x18|0x20)
#define EPKTCNT          (0x19|0x20)
// Bank 2 registers
#define MACON1           (0x00|0x40|0x80)
#define MACON2           (0x01|0x40|0x80)
#define MACON3           (0x02|0x40|0x80)
#define MACON4           (0x03|0x40|0x80)
#define MABBIPG          (0x04|0x40|0x80)
#define MAIPGL           (0x06|0x40|0x80)
#define MAIPGH           (0x07|0x40|0x80)
#define MACLCON1         (0x08|0x40|0x80)
#define MACLCON2         (0x09|0x40|0x80)
#define MAMXFLL          (0x0A|0x40|0x80)
#define MAMXFLH          (0x0B|0x40|0x80)
#define MAPHSUP          (0x0D|0x40|0x80)
#define MICON            (0x11|0x40|0x80)
#define MICMD            (0x12|0x40|0x80)
#define MIREGADR         (0x14|0x40|0x80)
#define MIWRL            (0x16|0x40|0x80)
#define MIWRH            (0x17|0x40|0x80)
#define MIRDL            (0x18|0x40|0x80)
#define MIRDH            (0x19|0x40|0x80)
// Bank 3 registers
#define MAADR1           (0x00|0x60|0x80)
#define MAADR0           (0x01|0x60|0x80)
#define MAADR3           (0x02|0x60|0x80)
#define MAADR2           (0x03|0x60|0x80)
#define MAADR5           (0x04|0x60|0x80)
#define MAADR4           (0x05|0x60|0x80)
#define EBSTSD           (0x06|0x60)
#define EBSTCON          (0x07|0x60)
#define EBSTCSL          (0x08|0x60)
#define EBSTCSH          (0x09|0x60)
#define MISTAT           (0x0A|0x60|0x80)
#define EREVID           (0x12|0x60)
#define ECOCON           (0x15|0x60)
#define EFLOCON          (0x17|0x60)
#define EPAUSL           (0x18|0x60)
#define EPAUSH           (0x19|0x60)
// HY registers
#define HCON1           0x00
#define HSTAT1          0x01
#define HHID1           0x02
#define HHID2           0x03
#define HCON2           0x10
#define HSTAT2          0x11
#define HIE             0x12
#define HIR             0x13
#define HLCON           0x14

// ENC28J60 ERXFCON Register Bit Definitions
#define ERXFCON_UCEN     0x80
#define ERXFCON_ANDOR    0x40
#define ERXFCON_CRCEN    0x20
#define ERXFCON_PMEN     0x10
#define ERXFCON_MPEN     0x08
#define ERXFCON_HTEN     0x04
#define ERXFCON_MCEN     0x02
#define ERXFCON_BCEN     0x01
// ENC28J60 EIE Register Bit Definitions
#define EIE_INTIE        0x80
#define EIE_PKTIE        0x40
#define EIE_DMAIE        0x20
#define EIE_LINKIE       0x10
#define EIE_TXIE         0x08
#define EIE_WOLIE        0x04
#define EIE_TXERIE       0x02
#define EIE_RXERIE       0x01
// ENC28J60 EIR Register Bit Definitions
#define EIR_PKTIF        0x40
#define EIR_DMAIF        0x20
#define EIR_LINKIF       0x10
#define EIR_TXIF         0x08
#define EIR_WOLIF        0x04
#define EIR_TXERIF       0x02
#define EIR_RXERIF       0x01
// ENC28J60 ESTAT Register Bit Definitions
#define ESTAT_INT        0x80
#define ESTAT_LATECOL    0x10
#define ESTAT_RXBUSY     0x04
#define ESTAT_TXABRT     0x02
#define ESTAT_CLKRDY     0x01
// ENC28J60 ECON2 Register Bit Definitions
#define ECON2_AUTOINC    0x80
#define ECON2_PKTDEC     0x40
#define ECON2_PWRSV      0x20
#define ECON2_VRPS       0x08
// ENC28J60 ECON1 Register Bit Definitions
#define ECON1_TXRST      0x80
#define ECON1_RXRST      0x40
#define ECON1_DMAST      0x20
#define ECON1_CSUMEN     0x10
#define ECON1_TXRTS      0x08
#define ECON1_RXEN       0x04
#define ECON1_BSEL1      0x02
#define ECON1_BSEL0      0x01
// ENC28J60 MACON1 Register Bit Definitions
#define MACON1_LOOPBK    0x10
#define MACON1_TXPAUS    0x08
#define MACON1_RXPAUS    0x04
#define MACON1_PASSALL   0x02
#define MACON1_MARXEN    0x01
// ENC28J60 MACON2 Register Bit Definitions
#define MACON2_MARST     0x80
#define MACON2_RNDRST    0x40
#define MACON2_MARXRST   0x08
#define MACON2_RFUNRST   0x04
#define MACON2_MATXRST   0x02
#define MACON2_TFUNRST   0x01
// ENC28J60 MACON3 Register Bit Definitions
#define MACON3_PADCFG2   0x80
#define MACON3_PADCFG1   0x40
#define MACON3_PADCFG0   0x20
#define MACON3_TXCRCEN   0x10
#define MACON3_PHDRLEN   0x08
#define MACON3_HFRMLEN   0x04
#define MACON3_FRMLNEN   0x02
#define MACON3_FULDPX    0x01
// ENC28J60 MICMD Register Bit Definitions
#define MICMD_MIISCAN    0x02
#define MICMD_MIIRD      0x01
// ENC28J60 MISTAT Register Bit Definitions
#define MISTAT_NVALID    0x04
#define MISTAT_SCAN      0x02
#define MISTAT_BUSY      0x01
// ENC28J60 PHY PHCON1 Register Bit Definitions
#define PHCON1_PRST      0x8000
#define PHCON1_PLOOPBK   0x4000
#define PHCON1_PPWRSV    0x0800
#define PHCON1_PDPXMD    0x0100
// ENC28J60 PHY PHSTAT1 Register Bit Definitions
#define PHSTAT1_PFDPX    0x1000
#define PHSTAT1_PHDPX    0x0800
#define PHSTAT1_LLSTAT   0x0004
#define PHSTAT1_JBSTAT   0x0002
// ENC28J60 PHY PHCON2 Register Bit Definitions
#define PHCON2_FRCLINK   0x4000
#define PHCON2_TXDIS     0x2000
#define PHCON2_JABBER    0x0400
#define PHCON2_HDLDIS    0x0100

// ENC28J60 Packet Control Byte Bit Definitions
#define PKTCTRL_PHUGEEN  0x08
#define PKTCTRL_PPADEN   0x04
#define PKTCTRL_PCRCEN   0x02
#define PKTCTRL_POVERRIDE 0x01

// SPI operation codes
#define ENC28J60_READ_CTRL_REG       0x00
#define ENC28J60_READ_BUF_MEM        0x3A
#define ENC28J60_WRITE_CTRL_REG      0x40
#define ENC28J60_WRITE_BUF_MEM       0x7A
#define ENC28J60_BIT_FIELD_SET       0x80
#define ENC28J60_BIT_FIELD_CLR       0xA0
#define ENC28J60_SOFT_RESET          0xFF

// The RXSTART_INIT should be zero. See Rev. B4 Silicon Errata
// buffer boundaries applied to internal 8K ram
// the entire available packet buffer space is allocated
//
// start with recbuf at 0/
#define RXSTART_INIT     0x0
// receive buffer end
#define RXSTOP_INIT      (0x1FFF-0x0600-1)
// start TX buffer at 0x1FFF-0x0600, pace for one full ethernet frame (~1500 bytes)
#define TXSTART_INIT     (0x1FFF-0x0600)
// stp TX buffer at end of mem
#define TXSTOP_INIT      0x1FFF
//
// max frame length which the conroller will accept:
#define        MAX_FRAMELEN        1500        // (note: maximum ethernet frame length would be 1518)
//#define MAX_FRAMELEN     600

//#define     ENC28J60_CSH()        GPIO_SetBits(GPIOB,GPIO_Pin_12)
//#define     ENC28J60_CSL()        GPIO_ResetBits(GPIOB,GPIO_Pin_12)
#define     ENC28J60_CSH()        GPIO_SetBits(GPIOA,GPIO_Pin_4)
#define     ENC28J60_CSL()        GPIO_ResetBits(GPIOA,GPIO_Pin_4)

//SPI1初始化
//void ENC28J60_Init(void);
unsigned char enc28j60ReadOp(unsigned char op, unsigned char address);
void  enc28j60WriteOp(unsigned char op, unsigned char address, unsigned char data);
void  enc28j60ReadBuffer(unsigned int len, unsigned char* data);
void  enc28j60WriteBuffer(unsigned int len, unsigned char* data);
void  enc28j60SetBank(unsigned char address);
unsigned char enc28j60Read(unsigned char address);
void  enc28j60Write(unsigned char address, unsigned char data);
void  enc28j60PhyWrite(unsigned char address, unsigned int data);
void  enc28j60clkout(unsigned char clk);
void  enc28j60Init(unsigned char* macaddr);
unsigned char enc28j60getrev(void);
void  enc28j60PacketSend(unsigned int len, unsigned char* packet);
unsigned int enc28j60PacketReceive(unsigned int maxlen, unsigned char* packet);


//SPI1读写一字节数据
//INT8U ENC28J60_ReadWrite(INT8U writedat);

#endif

fanghuiopenedv

这个是8个连接控制开和关，这个没有问题。可是我添加到16个开和关就肯定不行了。
8个开关连接就已经是1100个字符了。16个肯定超过1500了。
我也看了下原子哥给的范例，里面好像只定义了200个缓冲。不知道多了的话行不行啊。还是说28J60不支持复杂的网页显示啊。

mande

同问，顶起

xiaoyan

回复【3楼】fanghuiopenedv:
---------------------------------
肯定不是28J60的问题。。。

fanghuiopenedv

不知道，能不能进行分开来发送网页帧数据。

1375917982gxut

同问，同求   .

kassandra

回复【6楼】fanghuiopenedv:
---------------------------------
分成chunck data 来发送，报文里面加上Transfer-Encoding: chunked ，然后以这种编码形式发送，就可以不用一次全部发送完毕

a991123

楼主啊，这问题解决没，我现在也遇到这个问题，能不能提供思路啊

a991123

fanghuiopenedv 发表于 2014-3-28 15:42
这个是8个连接控制开和关，这个没有问题。可是我添加到16个开和关就肯定不行了。
8个开关连接就已经是1100 ...

你问题咋解决的，我现在也遇到了，求方法，很感谢

电脑小白

a991123 发表于 2016-6-14 17:04
你问题咋解决的，我现在也遇到了，求方法，很感谢

这么老的帖子都被挖出来了。此问题我最后也没有找到解决的办法。

a991123

电脑小白 发表于 2016-6-15 17:44
这么老的帖子都被挖出来了。此问题我最后也没有找到解决的办法。

好吧，不过还是谢谢