快速了解CD4042BDR

pepi

快速了解CD4042BDR

1.描述
         CD4042BDR类型包含四个锁存电路，每个锁存电路由一个公共时钟选通。
         sach电路提供互补缓冲输出。当时和p通道输出设备的阻抗是平衡的，所有输出都是电气相同的。
         数据输入处的信息被传送到输出Q，并且在由POLARITY输入编程的CLOCK级别期间。对于POLARITY = 0，传输发生在0 CLOCK级别，而对于POLARITY = 1，传输发生在1 CLOCK级别。输出遵循数据输入，提供上面定义的CLOCK和POLARITY级别。当发生CLOCK转换时（POLARITY为0且POLARITY-1为负），在CLOCK转换期间输入端的信息将保留在输出端，直到相反的CL为止。发生OCK转换。
        CD4042BDR类型采用16引脚密封双列直插式封装（F3A后缀），16引脚双列直插式塑料封装（E sufflx），16引脚小外形封装（D，DR，DT） ，DW，DWR和NSR后缀）和16引脚薄收缩小外形封装（PW和PWR后缀）。

特征：
■cilock极性控制
■Qand Qoutputs
■通用时钟
■低功率TTL兼容
■标准化对称输出特性
■100％的20％静态电流品味
■在整个封装温度范围内，18 V时的最大输入电流为1uA; 18 V和250c时为100 nA
■5 V，10 V和15 V参数额定值
■噪声容限{oxer full package temperature ranga）：
1Vat Vpp-5V
2Vat VpD = 10V
2.5Vat Vpp = 15V
■满足JEDEC暂定标准No.13B的所有要求，“'B'系列CMOS器件的标准规范'”

应用：
■缓冲存储
■引导拉扯
■通用数字逻辑