OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 5824|回复: 2

求大神帮忙关于IEEE-754标准的浮点数ip核

[复制链接]

172

主题

539

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
3449
金钱
3449
注册时间
2015-10-5
在线时间
492 小时
发表于 2019-3-6 23:32:36 | 显示全部楼层 |阅读模式
1金钱
大家好,请问根据IEEE-754标准来看做浮点数的除法器指数部分位宽为12位,尾数部分位宽为14位正不正确?为什么我用altera自带的浮点数除法器输入指数位宽为12时软件提示输入的指数位宽不能大于11
ps:我用的是quartus prime 17.1的软件版本


QQ图片20190306233216.png

最佳答案

查看完整内容[请看2#楼]

兄弟 IEEE754规定的单浮点数第31位是符号位 你的指数和尾数位数和只能是31,占据第30到0位
认真做好笔记....
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

1

主题

12

帖子

0

精华

新手上路

积分
22
金钱
22
注册时间
2019-4-8
在线时间
4 小时
发表于 2019-3-6 23:32:37 | 显示全部楼层
本帖最后由 siudya 于 2019-4-16 23:10 编辑

兄弟 IEEE754规定的单浮点数第31位是符号位 你的指数和尾数位数和只能是31,占据第30到0位
回复

使用道具 举报

109

主题

5562

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
10541
金钱
10541
注册时间
2017-2-18
在线时间
1908 小时
发表于 2019-3-7 12:49:14 | 显示全部楼层
帮顶~~
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-23 04:30

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表