OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2812|回复: 1

ADC中的设置困惑

[复制链接]

75

主题

158

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
289
金钱
289
注册时间
2014-1-1
在线时间
230 小时
发表于 2019-2-18 00:49:02 | 显示全部楼层 |阅读模式
1金钱
本帖最后由 nmgbtzyf 于 2019-2-18 00:50 编辑

ADC_CommonInitStructure.ADC_TwoSamplingDelay = ADC_TwoSamplingDelay_5Cycles;//两个采样阶段之间的延迟5个时钟
这个5个时钟是什么时间ADC的吗,哪就是5/21MHZ=5/21US呗,可是为什么是5个有什么规定嘛手册上没找到这方面的
ADC_InitStructure.ADC_NbrOfConversion = 1;//1个转换在规则序列中 也就是只转换规则序列1
这个设置1表示的是不是通道,如果是15就是15个通道按规则进行
ADC_InitStructure.ADC_ScanConvMode = DISABLE;//非扫描模式        
  ADC_InitStructure.ADC_ContinuousConvMode = DISABLE;//关闭连续转换

这俩个都禁止了,就是单次模式吗,哪也就是说,上面哪个允许了,就是哪个模式,如果都允许是什么情况,是不是错误情况没有这样作的
最后一个问题
ADC_RegularChannelConfig(ADC1, ch, 1, ADC_SampleTime_480Cycles );        //ADC1,ADC通道,480个周期,提高采样时间可以提高精确度
就是这个函数了,主要是最后一个参数手册里网上找,都没有明确的理解,手册上只说最高480最低1.5,这个周期是采样周期的时间嘛,还是采样率的时间
哪个大神没事给解释解释或给个什么链接提示

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

0

主题

1

帖子

0

精华

新手上路

积分
33
金钱
33
注册时间
2019-11-22
在线时间
15 小时
发表于 2019-12-5 19:16:12 | 显示全部楼层
是不是一个采样阶段480个周期,然后每两个阶段还有个延迟的几个时钟,如果设置越小则后面的延迟叠加越高
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-5-15 01:48

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表